检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

基于1t1r结构的阻变存储器失效机理研究

基于1T1R结构的阻变存储器失效机理研究

作者：许晓欣山东大学

学位级别：硕士

电荷俘获型存储器逐渐走向物理尺寸极限,国内外科研人员纷纷采用新型的存储机制取代浮栅结构,设计出全新的非挥发存储器来代替flash存储技术。其中,阻变存储器(rerAM)具有MIM简单器件结构,制备工艺与传统CMOS工艺技术完美兼容,交叉阵列... 详细信息

电荷俘获型存储器逐渐走向物理尺寸极限,国内外科研人员纷纷采用新型的存储机制取代浮栅结构,设计出全新的非挥发存储器来代替flash存储技术。其中,阻变存储器(rerAM)具有MIM简单器件结构,制备工艺与传统CMOS工艺技术完美兼容,交叉阵列结构面积小,在高密度存储方面具有明显优势。然而,要实现rerAM的应用前景,完善的存储机理和良好的可靠性是必要的。近几年,国际上各研究组集中精力研究rerAM的机理分析,并为提高器件可靠性做努力。在可靠性研究方面,弄清楚rerAM的数据保持失效机制,将有助于提高器件性能,延长器件寿命,促进rerAM早日实现实用化。本论文针对rerAM的可靠性问题,创新性的以1t1r阵列存储单元作为研究对象,分析1t1r结构引发的可靠性问题,并探讨rerAM数据保持特性(Data retention)的失效机制,建立失效模型。首先,在0.13um CMOS工艺及后道互连工艺的基础上,完成了1t1r结构的1Kb rerAM阵列。1t1r以铜栓作为rerAM的下电极,Cu/HfOx/Pt结构的rerAM器件直接在Cu电极上集成。采用liftoff工艺实现rerAM单元及位线的图形化,在1t1r阵列中位线与列译码器接口处用金属相连。其次,分析1t1r结构引发的可靠性问题,包括对阵列编程成功率的影响和对器件多值存储的限制。通过对rerAM的电压降(VrrAM)进行原位观察,发现在1t1r中进行编程操作时,栅端电压不仅要克服衬底-源端偏压增大造成的阈值电压的偏移,还要克服源端电压的升高。在一定栅压下,当rerAM和晶体管的电流相等时,VrrAM保持不变,器件无法正常编程,因此阵列中rerAM的编程成功率受到影响。在高栅压下,rerAM多级存储的调控下降,rerAM多值存储将受到限制。对于给定的栅压和高阻态电阻值,存在可允许的最大编程电压值。第三,不同于以往选取部分存储单元作为研究对象,本文以1Kb阵列的存储单元作为研究对象,采用统计的方法分析rerAM的数据保持特性。基于不同循环下高低阻态的retention特性,提出了铜离子扩散的失效模型。模型认为低阻态下铜离子从金属细丝中扩散的概率与氧化物中铜离子的浓度cn和Cu离子跃迁的激活能成反比。随循环次数增多,Cu扩散的概率变小,LrS retention特性变好;细丝中Cu+的隧穿间距dn减小,填充tunnel gap所需铜离子数目减少,HrSretention特性变差。最后,提出采用电流编程模式提高rerAM高低阻态的retention特性。由于电流编程下容易形成单根细丝,对于相同的有效细丝面积,单根细丝下铜从细丝中扩散的概率小;在电流编程模式下,高阻态的电阻值明显提高,tunnel gap增加。因此,高低阻态的retention特性都变好。

关键词：阻变存储器 1t1r 可靠性数据保持特性扩散模型

基于0.13m标准逻辑工艺的1Mb阻变存储器设计与实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

固体电子学研究与进展 2011年第2期31卷 174-179页

作者：金钢吴雨欣张佶黄晓辉吴金刚林殷茵复旦大学专用集成电路与系统国家重点实验室上海201203 中芯国际集成电路制造有限公司存储器研发中心上海201203

采用了SMIC 0.13μm标准CMOS工艺设计并实现了一个1 Mb容量的基于1t1r结构的阻变存储器。描述了整个芯片的基本存储单元、存储器架构以及特殊的电路设计技术,包括优化的存储器架构、用于降低reset功耗的多电压字线驱动、使电阻分布更紧... 详细信息

采用了SMIC 0.13μm标准CMOS工艺设计并实现了一个1 Mb容量的基于1t1r结构的阻变存储器。描述了整个芯片的基本存储单元、存储器架构以及特殊的电路设计技术,包括优化的存储器架构、用于降低reset功耗的多电压字线驱动、使电阻分布更紧凑的斜坡脉冲写驱动以及可验证的读取参考系统。芯片实现了22F2的存储单元特征尺寸,小于30μA的reset电流和2个数量级的可擦写次数的提高。

关键词：阻变存储器 1t1r 斜坡脉冲写驱动多电压字线驱动读取参考系统

在线全文

学校读者我要写书评

暂无评论

忆阻器堆叠交叉阵列漏电流问题研究进展

微电子学 2022年第6期52卷 1016-1026页

作者：谭翊鑫何慧凯中国电子科技南湖研究院浙江嘉兴314001 中国科学技术大学先进技术研究院合肥230000

忆阻器是一种新型的非易失性存储器,具有结构简单、功耗低、集成密度高、类突触性质等特点。忆阻器主要以交叉阵列的形式作为人工突触,被用于构造人工神经网络,然而,忆阻器的交叉阵列面临着潜在的通路漏电流问题,这阻碍了忆阻器的进一... 详细信息

忆阻器是一种新型的非易失性存储器,具有结构简单、功耗低、集成密度高、类突触性质等特点。忆阻器主要以交叉阵列的形式作为人工突触,被用于构造人工神经网络,然而,忆阻器的交叉阵列面临着潜在的通路漏电流问题,这阻碍了忆阻器的进一步应用。文章简要分析了忆阻器堆叠交叉阵列产生漏电流的原因,主要介绍了二极管-忆阻器、选通器-忆阻器、晶体管-忆阻器等多种抑制漏电流的方案,总结并展望了超大规模集成忆阻器的应用前景。

关键词：忆阻器漏电流 1t1r 1S1r 1D1r

在线全文

学校读者我要写书评

暂无评论

小容量相变存储器芯片版图设计与验证分析

微电子学 2015年第1期45卷 76-80页

作者：王倩陈后鹏张怡云金荣许伟义蔡道林宋志棠中国科学院上海微系统与信息技术研究所上海市存储器纳米制造技术重点实验室上海200050

设计了基于1t1r结构的16kb相变存储器(PCrAM)芯片及其版图。芯片包括存储阵列、外围读写控制电路、纠错电路(ECC)、静电防护电路(ESD)。版图上对纳米存储单元(1r)与CMOS工艺的融合作了优化处理,给出了提高存储单元操作电流热效率的具体... 详细信息

设计了基于1t1r结构的16kb相变存储器(PCrAM)芯片及其版图。芯片包括存储阵列、外围读写控制电路、纠错电路(ECC)、静电防护电路(ESD)。版图上对纳米存储单元(1r)与CMOS工艺的融合作了优化处理,给出了提高存储单元操作电流热效率的具体方法。1r位于顶层金属(tM)和二层金属(tM-1)之间,包含存储材料以及上下电极,需要在传统CMOS工艺基础上添加掩膜版。读出放大器采用全对称的差分拓扑结构,大大提升了抗干扰能力、灵敏精度以及读出速度。针对模块布局、电源分配、二级效应等问题,给出了版图解决方案。采用中芯国际130nm CMOS工艺流片,测试结果显示芯片成品率(bit yield)可达99.7%。

关键词：相变存储器 1t1r 版图设计

基于28nm标准逻辑工艺的阻变存储器保持特性研究

在线全文

学校读者我要写书评

暂无评论

基于28nm标准逻辑工艺的阻变存储器保持特性研究

作者：袁鹏兰州大学

学位级别：硕士

近年来,随着智能手机,数码相机,平板电脑,移动存储设备等便携式电子产品的普及和不断发展,非易失性存储器市场不断扩大。基于电荷存储的闪存是非易失性存储器市场二十多年的主流产品。然而,闪存存在几个明显的缺点,例如编程速度慢(>10μ... 详细信息

近年来,随着智能手机,数码相机,平板电脑,移动存储设备等便携式电子产品的普及和不断发展,非易失性存储器市场不断扩大。基于电荷存储的闪存是非易失性存储器市场二十多年的主流产品。然而,闪存存在几个明显的缺点,例如编程速度慢(>10μs),耐久性差(10～6个周期)和高工作电压(>10 V)。而且,由于微缩化会带来可靠性的降低,闪存将在不久的将来达到其物理微缩化的极限,同时闪存越来越难以满足大数据时代的要求。因此,迫切需要开发新型非易失性存储器。基于电阻转换存储概念的阻变存储器(rrAM)由于其结构简单、读写速度快、可微缩化潜力大、多值存储、数据保持特性好,以及与当前传统CMOS工艺的高兼容性,被认为是最有前途的下一代非易失性存储器。随着近十年的研究人员的不懈努力,rrAM已经得到了飞速的发展,成为存储领域的热点之一。但是如果想把成熟的阻变存储器产品推向市场,目前仍然存在着一些可靠性问题需要解决。比如:器件的耐受性,保持特性和抗干扰能力等。本文在28 nm先进的工艺节点下摸索出基于后段工艺、可以与标准CMOS平台兼容的非挥发存储器,是嵌入式非挥发存储器领域的一项新突破。同时,利用1Mb阻变存储器阵列,对rrAM阵列可靠性之一的保持特性进行了研究工作。在1Mb阵列中针对热稳定性,进行了详实的测量和分析。数据表明,处于高阻态(HrS)与低阻态(LrS)的单元都可以耐受长时间的高温烘烤(150℃)和焊接工艺(260℃)。同时,一种提高阻变存储器的保持特性的办法也被提出来,能有效的提高器件的保持特性。

关键词：阻变存储器 1t1r 可靠性保持特性 28nm逻辑工艺

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

阻变存储器可靠性的研究

阻变存储器可靠性的研究

作者：刘红涛天津理工大学

学位级别：硕士

随着现代集成电路制造工艺的发展,基于浮栅结构的FLASH存储器正逐渐走向其物理尺寸极限,新型储存器的开发成为现在研究机构及各大半导体厂商的研究热点。其中阻变存储器（rrAM）以其在低功耗,高速度,结构简单易于3D集成和与传统CMOS工... 详细信息

随着现代集成电路制造工艺的发展,基于浮栅结构的FLASH存储器正逐渐走向其物理尺寸极限,新型储存器的开发成为现在研究机构及各大半导体厂商的研究热点。其中阻变存储器（rrAM）以其在低功耗,高速度,结构简单易于3D集成和与传统CMOS工艺的完美兼容等方面的优势受到了广泛的关注。然而,由于rrAM的存储机理目前还不是很明确,而且可靠性方面也无法满足市场的要求,因此,对其的研究还主要是在实验室中进行。本文主要是研究基于1t1r机构的rrAM器件在可靠性方面的问题,并且提出了一些改进器件一致性的方法。1t1r结构中的t采用的是0.13 um标准工艺,由公司生产,在此基础上长不同材料的rrAM器件,以实现不同的性能。本论文的实验主要是在Cu/Hf Ox/Pt结构的rrAM器件上进行的,其中Cu电极是晶体管的漏端经CMP工艺后形成的,决定了器件的面积,而功能层Hf Ox和上电极Pt则根据不同需求采用不同的工艺实现。在文章中,首先分析了1t1r结构中引发rrAM可靠性问题的原因。rrAM器件是通过高低阻态实现信息的存储,当高低阻态比较接近的时候,便有可能造成读取错误;另一方面,同一器件或不同器件之间在在相同的操作条件下,有的时候可以成功的置成高阻态或者低阻态,而有的时候阻态没有达到预期的数量级,从而造成信息存储错误;还有器件在长时间的放置过程中,阻态发生改变,也会造成信息的存储错误。以上是常见的引发可靠性问题的原因。为了从实验上解释引起可靠性问题的原因,我们做了关于1t1r单个器件的endurance（疲劳特性）测试和关于1t1r阵列的retention（保持特性）测试。在endurance测试中,我们研究了器件高低阻态随循环次数的变化规律,发现随着循环次数的增多,器件高阻态逐渐下降,低阻态逐渐增大,最终失效在低阻态。在retention测试中,我们统计了1kb大小的阵列在不同温度下器件的保持时间与阻态的关系,低阻态器件会失效在高阻态,而高阻态器件会变成低阻态或者更高的高阻态。为了提高器件的在endurance和retention方面的特性,针对1t1r结构,本文提出了一种新的编程方法。在传统编程方法中,晶体管的gate端加一恒压,用来限流,而在source端加扫描电压进行SEt操作或者在上电极加扫描电压进行rESEt操作。新的编程方法中恒压是加在source端（SEt）或者上电极（rESEt）,扫描电压加在gate端,通过改变gate端的电压,改变通过rrAM器件的电流,从而实现器件阻态的改变。新的编程方法可以提高高阻态的阻值和一致性,从而提高器件的可靠性。同时本文也做了关于rrAM在多值存储方面的实验,讨论了SEt过程和rESEt过程实现多值的区别。通过rtN（随机电报噪声）分析发现,SEt过程实现的多值比rESEt过程实现的多值更稳定,波动更小。

关键词： 1t1r 阻变存储器疲劳特性保持特性一致性可靠性随机电报噪声

大容量阻变存储器关键电路设计及测试系统研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

大容量阻变存储器关键电路设计及测试系统研究

作者：孙洪江北京交通大学

学位级别：硕士

近年来大数据、物联网、人工智能的迅速崛起对数据存储提出了更高的要求,但传统非挥发型存储器如Flash的发展在半导体工艺节点达到22nm时遇到了阻碍,因此学术界和工业界都开始进行新一代存储器的研究。作为新型非挥发型存储器的一员,阻... 详细信息

近年来大数据、物联网、人工智能的迅速崛起对数据存储提出了更高的要求,但传统非挥发型存储器如Flash的发展在半导体工艺节点达到22nm时遇到了阻碍,因此学术界和工业界都开始进行新一代存储器的研究。作为新型非挥发型存储器的一员,阻变存储器rrAM因其具有高可靠、转变速度快、单元特征尺寸小、便于三维集成等优势逐渐成为研究的热点。本文工作围绕64Mb rrAM项目展开,对rrAM的阻变机理、存储单元结构、所需灵敏放大器等方面进行研究,主要内容如下。首先通过对比0t1r、1t1r、1D1r等单元结构特点确定了64Mb rrAM中所使用的单元结构为1t1r类型,根据1t1r单元原理图完成了存储单元版图的设计,随后将存储单元扩展至存储阵列。在64Mb rrAM整体设计上本文采用分割阵列和层次化译码方式,将存储阵列整体分割成4×39个小阵列,每个小阵列包括2048×256个单元,此外每个小阵列还有其对应的参考阵列用于提供参考电阻接入灵敏放大器。其次根据rrAM的读出特性,本文针对性地设计了一款电压型交叉耦合结构的读出灵敏放大器,其前仿结果表明该灵敏放大器可以在25ns内将数据准确读出。在前仿通过基础上完成了灵敏放大器版图的设计,并通过使用叉指结构、对称设计、添加dummy等方法来保证其性能,最终的版图面积为21.08×15.16μm2。随后进行了寄生参数提取和后仿工作,其后仿结果证明该灵敏放大器电路满足rrAM的读出需求。最后针对64Mb rrAM芯片后期的测试环节,根据rrAM的工作时序和测试需求等完成了 64Mb rrAM测试系统的设计,搭建仿真验证平台,编写测试向量和rrAM model模型,并使用modelsim软件对rrAM测试系统进行功能验证。通过分析读、写和不同工作模式的仿真波形得出结论,本文所设计rrAM测试系统可以用于64Mb rrAM芯片后期的测试。

关键词：阻变存储器 1t1r 灵敏放大器测试系统

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

新原理存储器rrAM高效编译器设计

新原理存储器RRAM高效编译器设计

作者：苗卫安徽大学

学位级别：硕士

作为CPU(Central Processing Unit)与外部器件数据传输的通道,存储器(Memory)在集成电路中占有重要的位置,为了扩大数字集成电路的应用场景与规模,迫切需要基于先进材料的新型存储器。作为存储器领域的重要组成器件,SrAM(Static randomA... 详细信息

作为CPU(Central Processing Unit)与外部器件数据传输的通道,存储器(Memory)在集成电路中占有重要的位置,为了扩大数字集成电路的应用场景与规模,迫切需要基于先进材料的新型存储器。作为存储器领域的重要组成器件,SrAM(Static randomAccess Memory)得到了广泛的应用,但其断电后数据丢失的特点,限制了其在某些方面的应用。相较于SrAM,阻式开关随机访问存储器(resistive random Access Memory,rrAM)因其非易失性、高速、可集成等优点迅速赢得了研究者的关注。衡量存储器性能的指标通常有存储密度、功耗、速度等。因此,如何快速高效地完成满足性能的存储器设计就成了一个需要解决的问题。存储器的设计方案有多种,通常可利用其它公司提供的内核或者是相关工具提供的基本单元库和时序模型,在此基础上进行不同功能、不同规格的存储器设计。而采用完全定制的方法,则需要设计者从底层库文件着手,对电路进行划分,并设计相关算法与用户图形界面。此方法具有更好的灵活性,可根据需要自由选择不同的参数,使用高级语言编程,易于修改,代码执行效率高,可方便移植。本文基于rrAM电路设计与仿真,根据原始网表与版图库文件,通过设计的算法实现不同规格存储器的自动编译。从而生成网表和拼接完整的GDSII(Graphic Design System)版图文件。首先,为了完成网表的拼接,对电路进行可复用单元的划分,抽取子电路信息并进行数据格式的优化,使用逆波兰式算法实现了多位数值的处理。提高了网表拼接的效率。接着是版图的拼接,根据原始GDSII文件,构建结构体,编写相应的处理函数生成基本单元库,利用底层单元库生成高一级的库,达到复用的目的。一般的存储器编译器中对编译器原理部分论述的较多,但具体的算法论述较少。本文给出了版图布局布线中的相关算法,将SA算法应用到布局布线并对算法进行了改进,通过对算法中的模型扰动、接受概率、降温方式等优化,使得算法的运行时间降低了一半。

关键词： rrAM 存储器编译器 IP 1t1r C+

阻变型非易失性存储器单元电路结构设计与Spice仿真

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

现代电子技术 2009年第2期32卷 1-3页

作者：李德君代月花陈军宁柯导明胡媛安徽大学电子科学与技术学院安徽合肥230039

为进一步确定阻变型非易失性存储器的擦写速度、器件功耗和集成度等实用化的性能指标,设计rrAM存储器单元电路结构,并使用HSpice软件分别对rrAM存储器单元结构电路的延时和功耗性能进行仿真。同时,通过仿真对双极型和单极型两种电阻转... 详细信息

为进一步确定阻变型非易失性存储器的擦写速度、器件功耗和集成度等实用化的性能指标,设计rrAM存储器单元电路结构,并使用HSpice软件分别对rrAM存储器单元结构电路的延时和功耗性能进行仿真。同时,通过仿真对双极型和单极型两种电阻转变类型及器件工艺进行比较和分析,确定1t1r结构电路单元适用于双极型阻变型非易失性存储器件,并且电路仿真的结果为阻变型非易失性存储器的进一步实用化提供了参考。

关键词：非易失性存储器电阻转变特性存储单元结构 1t1r