检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

双边沿触发计数器的设计和应用

兵工自动化 2006年第4期25卷 71-72页

作者：谢建华叶卫东韩跃峰北京航空航天大学自动化科学与电气工程学院北京100083 陆军航空兵学院机载系北京101114

双边沿触发计数器由偶数、奇数加法计数器及数据选择器组成。两个加法计数器在时钟信号作用下并行工作,交替处于计数和保持状态。数据选择器则将两个计数器中处于保持状态的奇偶数据交替输出,实现双边沿触发加法计数器的功能。该触发计... 详细信息

双边沿触发计数器由偶数、奇数加法计数器及数据选择器组成。两个加法计数器在时钟信号作用下并行工作,交替处于计数和保持状态。数据选择器则将两个计数器中处于保持状态的奇偶数据交替输出,实现双边沿触发加法计数器的功能。该触发计数器采用Verilog语言设计和软件仿真,可用于计数、定时和分频三种情况。

关键词：计数器双边沿触发并行处理选择器

在线全文

学校读者我要写书评

暂无评论

可逆双边沿触发器的设计

宁波大学学报（理工版） 2018年第5期31卷 45-50页

作者：张莹王伦耀夏银水宁波大学信息科学与工程学院浙江宁波315211

提出了一种可逆双边沿D触发器的设计方法,该方法利用Feynman可逆逻辑门的信号复制特性,实现可逆D锁存器的设计.然后利用双边沿触发器原理,结合D可逆锁存器以及Fredkin和Modified Fredkin可逆逻辑门的数据选择功能,实现可逆双边沿触发器... 详细信息

提出了一种可逆双边沿D触发器的设计方法,该方法利用Feynman可逆逻辑门的信号复制特性,实现可逆D锁存器的设计.然后利用双边沿触发器原理,结合D可逆锁存器以及Fredkin和Modified Fredkin可逆逻辑门的数据选择功能,实现可逆双边沿触发器的设计.同时,利用Verilog硬件描述语言对提出的可逆双边沿D触发器的功能进行了描述.与已有的可逆触发器相比,在相同数据传输速率下,本文设计的双边沿触发器具有结构简单、垃圾位和常量输入少、量子代价更低的特点.

关键词：可逆逻辑双边沿触发 D锁存器量子代价

在线全文

学校读者我要写书评

暂无评论

基于FPGA的双边沿触发实现

盐城工学院学报（自然科学版） 2012年第1期25卷 41-44页

作者：周磊成开友盐城工学院电气工程学院江苏盐城224051

数字系统的时钟树走线最长,连接器件最多。单边沿触发的数字系统冗余的时钟边沿跳变必带来不容忽视的功率浪费。针对FPGA/CPLD中触发器均是单边沿触发的特点,用延时法、单稳态触发器法与采样法对时钟进行倍频处理,实现了系统的双边沿触... 详细信息

数字系统的时钟树走线最长,连接器件最多。单边沿触发的数字系统冗余的时钟边沿跳变必带来不容忽视的功率浪费。针对FPGA/CPLD中触发器均是单边沿触发的特点,用延时法、单稳态触发器法与采样法对时钟进行倍频处理,实现了系统的双边沿触发。在同样的时钟触发下,系统功耗大大降低,且系统数据处理速度提升一倍。

关键词：延时单稳态触发器采样双边沿触发 FPGA

在线全文

学校读者我要写书评

暂无评论

基于双边沿触发的低功耗触发器逻辑设计

井冈山师范学院学报 2003年第6期24卷 24-26页

作者：王秋云井冈山师范学院物理系，江西吉安343009

从消除时钟冗余,提高时钟利用率以达到降低功耗的思想出发,提出基于双边沿触发的触发器的逻辑设计.新构建的双边沿触发器逻辑功能正确,时钟利用率高,功耗降低显著.

关键词：双边沿触发时序逻辑系统触发器时钟脉冲时钟利用率低功耗

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

基于双边沿触发的低功耗触发器逻辑设计

井冈山大学学报(社会科学版) 2003年第6期 24-26页

作者：王秋云井冈山师范学院物理系江西吉安343009

从消除时钟冗余,提高时钟利用率以达到降低功耗的思想出发,提出基于双边沿触发的触发器的逻辑设计。新构建的双边沿触发器逻辑功能正确,时钟利用率高,功耗降低显著.

关键词：双边沿触发时钟利用率低功耗

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

一种可调占空比型双模分频器设计及精度分析

电子技术应用 2009年第8期35卷 49-51,55页

作者：喻晓红曹清欣杨涛成都大学电子信息工程学院四川成都610106 河北省宁晋县供电公司河北宁晋055550

介绍基于FPGA可编程单元设计的一种占空比在整数范围内可调、分频比最小单位为0.1的可控分频器的设计,并对该分频器的精度进行了分析,提出了一种能大幅度提高小数分频精度的改进型双模小数分频法——整数/半整数转换双模小数分频法。设... 详细信息

介绍基于FPGA可编程单元设计的一种占空比在整数范围内可调、分频比最小单位为0.1的可控分频器的设计,并对该分频器的精度进行了分析,提出了一种能大幅度提高小数分频精度的改进型双模小数分频法——整数/半整数转换双模小数分频法。设计在通过仿真、综合、后仿真后,在Xilinx FPGA上实现。

关键词：改进型双模小数分频法双边沿触发占空比控制

MCU系统的低功耗研究和设计 ——新型低功耗触发器的设计与仿真

在线全文

学校读者我要写书评

暂无评论

MCU系统的低功耗研究和设计 ——新型...

作者：蔡艳慧江南大学

学位级别：硕士

随着集成电路制造技术的飞速发展,集成规模的不断扩大和集成度的不断提高,功耗对电路的影响成为集成电路设计者必须考虑的因素。相关资料显示,集成电路的功耗随着工艺的发展而不断增加。功耗的不断增加,不但浪费资源,而且会带来一系列问... 详细信息

随着集成电路制造技术的飞速发展,集成规模的不断扩大和集成度的不断提高,功耗对电路的影响成为集成电路设计者必须考虑的因素。相关资料显示,集成电路的功耗随着工艺的发展而不断增加。功耗的不断增加,不但浪费资源,而且会带来一系列问题,如芯片失效、制造成本提高、影响环境等。因此,降低集成电路的功耗势在必行。在数字集成电路中,最常用的元件是锁存器和触发器。它不但是信号开始和结束的路径,而且也是每个时序电路中必不可少的组成部分。一种高性能处理器的功耗分析表明,很大一部分的时钟功耗是用来驱动时序元件的。因此,降低锁存器和触发器的功耗,尤其时钟分配网络的功耗,是降低芯片总功耗的关键。本文的主要工作和创新如下: 首先,详细分析了CMOS电路的功耗来源,分别从工艺级、版图级、门级、寄存器传输级、系统级、电路级来介绍目前主要的低功耗设计技术和优化方法。其次,详细分析了能量回收技术的原理及实现,并在能量回收技术的指导下和传统结构的启发下,设计出了单边沿触发静态差分触发器（SETSDFF, single-edge triggered static differential flip-flop）。SETSDFF的优点如下:采用静态互补CMOS结构锁存方式,使电路具有性能好、静态功耗为0等优点;动态的时钟电路设计,不但可以降低电路的动态功耗,而且可以提高电路的速度;双轨输入数据的方式,有助于减少电路的响应时间,从而提高系统的速度。再次,在本文设计出SETSDFF的基础上又设计了双边沿触发静态差分触发器（DETSDFF, double-edge triggered static differential flip-flop）,并分别从功耗、时间特性、版图面积等方面详细比较了单边沿触发器和双边沿触发器的优劣。采用Spectre软件在SMIC 0.35um CMOS标准工艺下仿真电路结构,供电电源为3.3V,温度为27oC。验证结果表明,SETSDFF在时钟频率为40MHZ,50%数据转换行为时,方波时钟控制的触发器消耗的能量为133.7uJ,而正弦时钟控制的触发器消耗的能量仅为76.4uJ。DETSDFF在频率为200MHZ,数据转换行为为100%时,其功率消耗是310.6 uW。最后,对这一课题的研究进行了总结,并对今后的研究方向做了进一步展望。

关键词：低功耗技术锁存器触发器能量回收时钟分配网络单边沿触发双边沿触发

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

一种宽频隔离SiC功率器件驱动电路

电气传动 2023年第9期53卷 9-15页

作者：汪家荣戴光华胡亮高敬祥武昌首义学院机电与自动化学院湖北武汉430064 空军预警学院预警指挥系湖北武汉430019 空军预警学院黄陂士官学校湖北武汉430345 空军预警学院预警技术系湖北武汉430019

提出了一种新型双边沿触发隔离驱动电路,该电路能够实现驱动信号的全隔离,抗干扰能力强;开关频率范围宽,能够实现0 Hz~500 kHz信号传递;驱动能力强,可以很好满足SiC功率器件的应用需求。首先,详细介绍了电路结构和工作原理,阐述了边沿... 详细信息

提出了一种新型双边沿触发隔离驱动电路,该电路能够实现驱动信号的全隔离,抗干扰能力强;开关频率范围宽,能够实现0 Hz~500 kHz信号传递;驱动能力强,可以很好满足SiC功率器件的应用需求。首先,详细介绍了电路结构和工作原理,阐述了边沿调制和解调技术。然后,论述了电路参数设计准则。最后,通过实验验证了电路理论分析和参数设计的正确性。

关键词：双边沿触发宽开关频率范围驱动电路