基于香山处理器的硬件预取技术研究与实现

作     者：朱雨涵 

作者单位：南京理工大学 

学位级别：硕士

导师姓名：李伦波

授予年度：2023年

学科分类：08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

主      题：微处理器 开源芯片 RISC-V 硬件预取 香山处理器 

摘      要：随着微处理器的发展越来越迅猛,CPU的运行速度越来越快,而内存的发展一直专注于容量的增加,速度的提升可以忽略不计。这种现象在集成电路设计中被称为“内存墙现象。为了克服“内存墙现象,设计了一种缓存和内存的分层结构。这种层次结构并不能跨越缓存块来移动指令和数据,单一的将本次访问数据存储到缓存中还远远不够消除“内存墙现象带来的影响。设计人员为解决这一困难,提出了预取机制。预取技术能够预测未来的访存行为并提前对相应的内存块发出请求,它有效隐藏了内存访问延迟。 2021年6月23日,包云岗研究员在大会上发布了一款国产开源高性能乱序超标量RISC-V处理器核——“香山处理器。近些年来,开源指令集RISC-V以其“指令集应该免费的宗旨得到全世界的广泛认可而发展之迅猛。本文正是以开源的理念,在开源芯片香山处理器的基础上,进一步优化其性能。从性能上看,香山处理器目前发布的版本中,并没有L1DCache硬件数据预取相关功能的实现,因此实际性能还有不少的优化空间。本文在香山处理器的基础上,研究预取对乱序超标量处理器性能的影响。本文的主要工作如下所述。 1、为L1DCache定制了一款硬件预取器。首先总体介绍了香山处理器的整体架构;其次对香山处理器的访存子模块进行详细分析;然后阐述了在香山处理器中设计预取器会遇到的问题;最后设计了一款能拿到顺序训练地址的预取器。 2、结合本文设计的预取器,自主添加了相关的性能计数器。这套性能计数器计算预取器的三大性能指标,更加准确的衡量了预取器的优劣。 3、在自主设计的一套性能计数器的基础之上,与传统调试功能正确性方法相比较,提出了一种适合于香山处理器的调试预取器功能正确性的方法。该方案摈弃传统波形对比的方式,采用跟踪指令的执行,将执行过程中一些敏感行为以Log日志的方式打印出来,可以得知预取器在运行中的所有行为。 4、用SPEC2006基准测试程序测试了香山处理器添加预取器后的性能表现,并详细分析了在香山处理器上实现的传统Stride预取器和新型Stride预取器的性能差异。经过详细的分析,结果表明本文设计的新型Stride预取器总体IPC增益量达到了2.5%,对xalanchmk测试程序的IPC增量更是达到了13.3%,另外像Gems FDTD、leslie3d、hmmer测试程序的IPC提升量也能达到5%以上。总体而言,本文设计的L1DCache新型Stride预取器不仅在功能上、性能上、时间成本上以及对香山处理器未来的兼容性上,都有不错的效果,达到了预取的要求。