基于高居里点的Ce、Co掺杂Na0.5Bi4.5Ti4O15陶瓷的电学性能研究

作     者：秦路 

作者单位：湖北大学 

学位级别：硕士

导师姓名：陈勇

授予年度：2020年

学科分类：08[工学] 0805[工学-材料科学与工程（可授工学、理学学位）] 080502[工学-材料学] 

主      题：Na0.5Bi4.5Ti4O15 高居里点 Rietveld精修 介电性能 极化效应 

摘      要：具有高居里温度、低介电损耗以及良好的压电铁电性能的铋层钙钛矿陶瓷由于其环境友好性逐渐成为国内外学者研究的热门材料,本文选取具有铋层钙钛矿结构的NaBiTiO陶瓷作为研究对象,在此基础上进行A位Ce掺杂和A/B位Ce、Co共同掺杂,探究掺杂对陶瓷晶体结构的影响,研究晶体结构变化、缺陷调控对陶瓷极化行为以及介电、压电、铁电性能的影响,最终得到一个具有高居里温度且电学性能更佳的压电陶瓷,从而拓宽其应用的范围。首先研究了铋层钙钛矿陶瓷的晶体结构,探究其特殊的层状结构在极化行为中对其压电铁电效应产生的影响。研究发现铋层状钙钛矿陶瓷由于c轴过长导致偶极子难以翻转,因此陶瓷难以极化。本文选择GSAS软件对陶瓷进行Rietveld结构精修,探究掺杂对陶瓷晶体结构的影响以及晶体结构变化和电学性能之间的关系。本文采用传统固相法制备得到NaBiCeTiO(x=0,0.02,0.04,0.06,0.08,0.10)铋层状钙钛矿陶瓷,通过X射线衍射对陶瓷进行物相分析,并通过Rietveld精修对衍射图谱进行拟合计算,得到样品的晶胞结构参数,同时对陶瓷进行了微观结构观测和电学性能分析,探究陶瓷晶体结构变化对极化行为的影响及其与电学性能之间的关系。实验结果表明,陶瓷在x=0.04时致密度达到最佳,且随着Ce掺杂量的增大陶瓷的压电性能先增大后减小,在x=0.04时得到最大值(d=20 p C/N),该变化规律与b/a相同。掺杂后的陶瓷介电损耗有明显下降,且在低温区变化缓慢,有较宽的工作区间。随着Ce掺杂量的增大,样品的居里温度先降低后升高,在x=0.08时最低值,但仍然高于600 ℃。同时,陶瓷的剩余极化强度2P随着掺杂量的增大先减小后增大,在x=0.08时达到最佳值,与四方度指数c/a的变化趋势正好相反。同样采用传统固相法制备了NaBiCeTiCoO(x=0,0.01,0.02,0.03,0.04,0.05)陶瓷,并对其进行了X射线衍射、介电和铁电性能分析。实验结果证明所制备的陶瓷为单相,且属于介电陶瓷(活化能E=0.91-1.39 e V)。随着Co掺杂量的增大,其电阻率和活化能先减小后增大,在x=0.02时取得最小值。掺杂后的样品介电常数和介电损耗均减小,居里温度得到了提升,在x=0.04时达到最大值(T=661.5 ℃)。同时掺杂后的陶瓷剩余极化强度先增大后减小,在x=0.02时取得最大值(2P=0.934μC/cm)。