检索结果-南通市图书馆

针对可穿戴设备的稀疏化卷积心律失常分类加速器设计

在线全文

学校读者我要写书评

暂无评论

浙江大学学报（理学版） 2024年第4期51卷 492-500页

作者：徐轶凡申烁林昊吴中行刘昊东南大学集成电路学院江苏无锡214000

近年来,卷积神经网络(convolutional neural networks,CNN)因其优异的检测与识别能力,在心电图(electrocardiogram,ECG)信号的诊断研究中备受瞩目。然而,CNN模型因参数规模和算力需求较大,难以用于资源受限的可穿戴嵌入式设备。虽然使... 详细信息

近年来,卷积神经网络(convolutional neural networks,CNN)因其优异的检测与识别能力,在心电图(electrocardiogram,ECG)信号的诊断研究中备受瞩目。然而,CNN模型因参数规模和算力需求较大,难以用于资源受限的可穿戴嵌入式设备。虽然使用剪枝技术可压缩网络规模,但稀疏化剪枝后权重的不规则分布使修剪后的网络模型依然存在无法高效处理非零数据的问题。为此,设计了一种高效的稀疏化卷积心律失常分类加速器。首先,采用多批次划分的稀疏压缩数据流方法提高计算效率;其次,设计了稀疏感知的计算阵列(processing element,PE)完成卷积运算,解决剪枝带来的负载不平衡问题。在现场可编程门阵列(field programmable gate array,FPGA)平台上的仿真结果显示,所设计的稀疏化卷积加速器在200 MHz时钟频率下的吞吐率为53.84GOP·s^(-1)、平均功耗为0.263 W、能效比为204.72 GOP·W^(-1)、五分类准确率达98%,相较于以往的稀疏化加速器,最高可以实现2.0~2.4倍的加速、4.5~6.1倍的能效比提升,适用于可穿戴的ECG分类设备。

关键词：可穿戴嵌入式设备非结构化剪枝卷积神经网络硬件加速器

维普期刊数据库博看期刊

在线全文

学校读者我要写书评

暂无评论

原子制造过程的可视化与原位检测

沈阳工业大学学报 2024年第5期46卷 702-709页

作者：李陈叶茂尹奎波徐涛孙立涛东南大学集成电路学院

原子制造是指将能量直接作用于原子，对原子进行精准可控去除、增加等操作，从而调控材料结构和性质的技术。为实现原子制造的精准性和可控性，跨尺度的实时观察与检测势在必行。原位透射电子显微技术不仅能在原子尺度下实时研究纳米材... 详细信息

原子制造是指将能量直接作用于原子，对原子进行精准可控去除、增加等操作，从而调控材料结构和性质的技术。为实现原子制造的精准性和可控性，跨尺度的实时观察与检测势在必行。原位透射电子显微技术不仅能在原子尺度下实时研究纳米材料结构与性质之间的关系，而且可以构建原子级器件并实现其性能的原位检测。简要综述了原位透射电子显微技术在纳米/原子精度的加工、器件构建及原位检测方面取得的重要进展，提出了当前原位透射电子显微技术在原子制造过程的可视化与原位检测领域面临的挑战和未来的发展方向。

关键词：原子制造可视化原子尺度加工原位检测原位透射电子显微镜纳米材料实时观察

同方期刊数据库博看期刊评论

在线全文

学校读者我要写书评

暂无评论

200 V全碳化硅集成技术

电子学报 2024年第7期52卷 2183-2189页

作者：顾勇马杰刘奥黄润华刘斯扬柏松张龙孙伟锋东南大学集成电路学院江苏南京210096 南京电子器件研究所江苏南京210016

本文提出了一种基于N衬底P外延晶圆的全碳化硅(Silicon Carbide,SiC)集成工艺平台,该工艺平台兼容低压互补金属氧化物半导体场效应晶体管(Complementary Metal Oxide Semiconductor field-effect transistor,CMOS)、横向扩散金属氧化物... 详细信息

本文提出了一种基于N衬底P外延晶圆的全碳化硅(Silicon Carbide,SiC)集成工艺平台,该工艺平台兼容低压互补金属氧化物半导体场效应晶体管(Complementary Metal Oxide Semiconductor field-effect transistor,CMOS)、横向扩散金属氧化物半导体(Laterally-Diffused MOS,LDMOS)以及高压二极管等器件.采用P型缓冲层技术调节器件垂直方向电场分布,使高压器件垂直方向耐受电压提高212.4%;在1μm厚度的P型缓冲层和1μm厚度的P型外延层上,实现LDMOS、高压二级管和高侧区域耐受电压大于300 V.基于该工艺平台,搭建了SiC CMOS反相器和反相器链电路,均实现了0~20 V轨至轨的电压输出;设计了半桥驱动电路,低压侧驱动电路由四阶反相器构成;高压侧驱动电路由电平移位电路和高侧区域反相器链电路组成,实现了180~200 V浮空栅极驱动信号输出.

关键词：碳化硅(SiC) 集成碳化硅集成电路碳化硅反相器碳化硅横向扩散金属氧化物半导体

基于多区域面积分方程的电大非均匀等离子体电磁特性高效计算方法

在线全文

学校读者我要写书评

暂无评论

电波科学学报 2024年第1期39卷 26-38页

作者：张慧雯陈宇浩黄晓伟盛新庆北京理工大学集成电路与电子学院射频技术与软件研究所

针对临近空间等离子体包覆目标的电磁特性快速准确评估这一迫切需求，本文运用基于多区域面积分方程(multi-region surface integral equation, MR-SIE)的全波数值计算方法，展现电大尺度、非均匀、高负介电常数等离子体的电磁散射与辐... 详细信息

针对临近空间等离子体包覆目标的电磁特性快速准确评估这一迫切需求，本文运用基于多区域面积分方程(multi-region surface integral equation, MR-SIE)的全波数值计算方法，展现电大尺度、非均匀、高负介电常数等离子体的电磁散射与辐射问题的仿真能力。首先，推导了非均匀等离子体的MR-SIE，使用间断伽辽金(discontinuous Galerkin, DG)方法提高对多区域复杂等离子体目标的建模与计算效率，研究了不同方程的数值性能；随后针对电子密度较大的高负介电常数区等离子体，运用一种简洁高效的截断策略，进一步提升了多层快速多极子算法的鲁棒性，避免了SIE计算高损耗介质内问题面临的数值不稳定性。数值实验表明，该方法在计算多种分割方式的多区域等离子体鞘套模型时具有良好的精度和效率，可用于大尺度复杂等离子体目标电磁辐射与散射特性的快速精确评估。

关键词：多区域目标面积分方程(MR-SIE) 等离子体鞘套负介电常数多层快速多极子算法(MLFMA) 间断伽辽金(DG)

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

用于SPAD阵列的高速主被动混和淬灭电路

红外与激光工程 2024年第7期53卷 78-85页

作者：郑丽霞尤旺巧胡康吴金孙伟锋周幸叶东南大学集成电路学院江苏无锡214125 中国电子科技集团公司第十三研究所河北石家庄050051

单光子雪崩二极管(Single Photon Avalanche Diode,SPAD)具有响应速度快、抗干扰能力强等优点,具备优异的单光子检测能力,因而在激光雷达、量子通信应用、荧光光谱分析等弱光探测领域得到了广泛应用。在单光子探测成像领域中,为了获得... 详细信息

单光子雪崩二极管(Single Photon Avalanche Diode,SPAD)具有响应速度快、抗干扰能力强等优点,具备优异的单光子检测能力,因而在激光雷达、量子通信应用、荧光光谱分析等弱光探测领域得到了广泛应用。在单光子探测成像领域中,为了获得更高的分辨率和更快的扫描探测速度,探测器正朝着大规模阵列化和高度集成化的方向发展,阵列应用要求淬灭电路较小的电路面积。基于盖革模式下SPAD的探测成像应用,建立了雪崩信号检测与淬灭的信号模型,并通过数学分析得到了混和淬灭电路中的最优检测电阻取值,在理论分析基础上对混合淬灭电路的结构和参数进行了设计与优化。根据建模分析结果,设计了一种主被动混合的高速淬灭电路结构,以较小的电路面积实现了雪崩信号快速检测与淬灭。基于TSMC 0.35μm CMOS工艺完成了电路版图的设计与流片。芯片测试结果表明,电路的淬灭时间约为2.9 ns,复位时间为1.75 ns。结合版图面积的占用情况,所设计的电路具有较高的“性价比”,可以满足SPAD阵列型读出电路的需求,具有快速雪崩淬灭和复位的特点。

关键词：单光子雪崩二极管主被动混合淬灭最优检测电阻阵列应用

低抖动快锁定10.9~12.0 GHz电荷泵锁相环

在线全文

学校读者我要写书评

暂无评论

浙江大学学报（工学版） 2024年第11期58卷 2290-2298页

作者：展永政李仁刚李拓邹晓峰周玉龙胡庆生李连鸣山东云海国创云计算装备产业创新中心有限公司山东济南250101 东南大学射频与光电集成电路研究所江苏南京210096 东南大学信息科学与工程学院江苏南京210096

基于65 nm CMOS工艺,设计适用于高速SerDes串行链路的低抖动高速电荷泵锁相环(CPPLL)电路.通过优化环路带宽以及压控振荡器(VCO)、电荷泵和鉴频鉴相器的电路结构,抑制电压纹波和内部噪声引起的抖动,以在满足SerDes链路需要的宽频范围和... 详细信息

基于65 nm CMOS工艺,设计适用于高速SerDes串行链路的低抖动高速电荷泵锁相环(CPPLL)电路.通过优化环路带宽以及压控振荡器(VCO)、电荷泵和鉴频鉴相器的电路结构,抑制电压纹波和内部噪声引起的抖动,以在满足SerDes链路需要的宽频范围和高速要求的同时,电荷泵锁相环能够获得较小的抖动偏差和稳定的时钟信号.包括整个焊盘在内的芯片面积为0.309 mm2.测试结果表明,电荷泵锁相环能够实现10.9~12 GHz的输出时钟信号,其在10 MHz频偏处的相位噪声、参考杂散和品质因数(FoM)分别为-111.47 dBc/Hz、-25.14 dBc和-223.5 dB.当输入参考频率为706.25 MHz时, CPPLL能够在600μs后输出稳定的11.3 GHz时钟信号,且RMS抖动为973.9 fs,约为0.065 UI.在电源电压为1.2 V下,电路的功耗为47.3 mW.所设计的锁相环(PLL)电路能够适用于20 Gb/s及以上的高速通信链路系统.

关键词：压控振荡器(VCO) 电荷泵低抖动串行链路高速

在线全文

学校读者我要写书评

暂无评论

基于异构平台的三角矩阵回代加速求解研究

集成电路与嵌入式系统 2024年第1期24卷 13-18页

作者：时睿左芸帆闫浩东南大学集成电路学院南京210096

瞬态电路仿真中常建立线性系统模型,而顺序求解多右端项的三角矩阵十分耗时。为了提高瞬态电路仿真中耗时的三角矩阵回代速度,提出了一种基于异构平台的并行计算方法快速求解三角矩阵。通过优先计算与解向量相关的乘法,挖掘了回代计算... 详细信息

瞬态电路仿真中常建立线性系统模型,而顺序求解多右端项的三角矩阵十分耗时。为了提高瞬态电路仿真中耗时的三角矩阵回代速度,提出了一种基于异构平台的并行计算方法快速求解三角矩阵。通过优先计算与解向量相关的乘法,挖掘了回代计算的并行性。设计了核心是多个浮点计算功能的运算阵列以及主从两层状态机的控制模块。相比于使用MKL求解库的Intel 24核CPU平台,本架构基于XCZU15EG的Zynq UltraScale系列FPGA进行了线性矩阵求解实验,实验所用矩阵均为对称正定、对角占优且稠密度均大于50%。提出的加速架构求解的平均加速比达到22倍,求解误差在10-17~10-14内。实验结果表明,该架构一定程度上提高了矩阵求解速度,适合于较高维度线性矩阵的前后向回代求解。

关键词：三角矩阵求解硬件加速现场可编程门阵列瞬态仿真

同方期刊数据库博看期刊评论

在线全文

学校读者我要写书评

暂无评论

面向SPICE仿真的专用浮点计算单元研究

集成电路与嵌入式系统 2024年第2期24卷 64-69页

作者：倪文威左芸帆闫浩东南大学集成电路学院南京210096

稀疏矩阵求解是SPICE仿真的重要部分,目前求解所使用的算子通常为通用浮点计算单元,运算速度受限。本文通过改进通用浮点算子中加/减和乘单元,使其在SPICE仿真专用背景下能实现更快的求解速度。对传统加减单元使用舍入并行延时优化算法... 详细信息

稀疏矩阵求解是SPICE仿真的重要部分,目前求解所使用的算子通常为通用浮点计算单元,运算速度受限。本文通过改进通用浮点算子中加/减和乘单元,使其在SPICE仿真专用背景下能实现更快的求解速度。对传统加减单元使用舍入并行延时优化算法和双路径设计方案,利用香农扩展、非精确前导零补偿等手段优化了电路的关键路径延时。对传统乘单元通过改变传统压缩拓扑层结构、优化注入值算法中舍入进位等逻辑改善了相关延时。最终,在TSMC 28 nm工艺下对双精度浮点求解速度分别为0.46 ns和0.79 ns,对比Synopsys公司的DW库单元延时分别减小33.4%和7.1%,面积分别减小4.62%和1.6%。实验结果表明,改进后浮点单元能有效降低矩阵单次求解步骤的时间,在一定程度上加速瞬态仿真整体速度。

关键词：专用浮点计算单元双精度关键路径稀疏矩阵

维普期刊数据库博看期刊

在线全文

学校读者我要写书评

暂无评论

基于存储器编译器的敏捷生成技术研究

集成电路与嵌入式系统 2024年第1期24卷 19-24页

作者：刘孙辰星蔡浩东南大学集成电路学院南京211189

磁随机存储器作为一种新型非易失性存储,因其优良的读写速度与耐久度特性,在嵌入式存储领域具有广阔的应用前景。然而,由于磁随机存储器的定制化设计通常需要数月完成,具有较长的设计周期,这与片上系统较快的设计迭代需求存在一定矛盾... 详细信息

磁随机存储器作为一种新型非易失性存储,因其优良的读写速度与耐久度特性,在嵌入式存储领域具有广阔的应用前景。然而,由于磁随机存储器的定制化设计通常需要数月完成,具有较长的设计周期,这与片上系统较快的设计迭代需求存在一定矛盾。存储器编译器作为一种快速生成存储器设计的工具,是解决这一矛盾的有效手段。本文从磁随机存储器的全定制设计流程出发,同时对各类存储器编译器的研究现状开展调研,总结了目前存储器编译器工作的现状与挑战,最终讨论了磁随机存储器编译器的设计方法学。

关键词：存储器编译器磁随机存储器电子设计自动化敏捷设计