检索结果-南通市图书馆

作者：周望玮东南大学

学位级别：硕士

随着LED发光强度的提高、工艺技术的进步和价格的下降以及室内外大型平板显示的需求增加,由LED点阵构成的平板显示系统成为不可缺少的重要信息发布媒体。近年来,室内异步显示应用已经从单一小型的单色文本信息发展成多种屏体结构、文本... 详细信息

随着LED发光强度的提高、工艺技术的进步和价格的下降以及室内外大型平板显示的需求增加,由LED点阵构成的平板显示系统成为不可缺少的重要信息发布媒体。近年来,室内异步显示应用已经从单一小型的单色文本信息发展成多种屏体结构、文本图形图像显示共存的信息发布。本文是对灰度显示系统的分析、室内异步灰度显示系统方案的设计和灰度扫描硬件的实现和显示效果分析验证。本文根据系统需求和灰度显示的研究结论确定了异步灰度显示系统的整体方案。从LED发光机理出发,结合人眼视觉特性,对双基色室内显示屏的灰度显示原理作了深入研究和分析。由于异步系统的图像是由上位机生成,为了适应显示屏的显示特性和人眼视觉感知等引入的图像的线性变换和伽玛校正的处理均在演播软件中体现。在异步LED灰度显示屏演播软件中引出的这些处理的具体算法在随后的硬件设计后得到实践的检验。硬件设计中提出了扫描控制板的新的SDRAM图像缓存思路,详细介绍了基于FPGA的开发流程和具体设计过程。具体设计中结合SDRAM的特性,提出了新的SDRAM读写控制方案,最终对图像显示效果作了分析。

关键词： LED显示屏异步控制伪彩灰度伽玛校正 FPGA Verilog HDL SDR SDRAM

基于FPGA的μC/OS-Ⅱ通信机制的硬件实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于FPGA的μC/OS-Ⅱ通信机制的硬件实现

作者：赵玉凤青岛大学

学位级别：硕士

现如今的操作系统都是单纯的软件,如Windows,Android,iOS,嵌入式系统中的VxWorks等。人们将PC划分为完全独立的两个部分——软件部分和硬件部分,这种划分机制在技术上已经取得了长足的发展。但随着芯片技术和物联网技术的不断发展,这种... 详细信息

现如今的操作系统都是单纯的软件,如Windows,Android,iOS,嵌入式系统中的VxWorks等。人们将PC划分为完全独立的两个部分——软件部分和硬件部分,这种划分机制在技术上已经取得了长足的发展。但随着芯片技术和物联网技术的不断发展,这种划分机制无法满足当前社会对于操作系统各方面需求,需要进行技术的创新。操作系统硬件化成为解决软硬件划分问题的新技术。操作系统硬件化有两种方式,一是完全硬件化,一种是部分硬件化。由于完全硬件化使用范围较低,硬件更新速度较快,技术复杂,于是我们多采用部分硬件化,即将一个实时操作系统划分为H/W和S/W这两部分,一部分功能用硬件实现。合理的软硬件划分将会能够增强系统性能,减少其运行时间和任务响应时间。本设计以μC/OS-Ⅱ实时操作系统为研究基础,将μC/OS-Ⅱ操作系统任务通信机制中的互斥型信号量和消息邮箱进行了硬件化设计。将任务通信机制中的创建、发送、请求、删除等具体操作采用verilog硬件描述语言进行硬件逻辑设计,实时操作系统的软核只需要将任务命令字发送给硬件逻辑,由硬件执行这些功能。ALTERA公司的DE1OC开发板内部集成了CYCLONE V型FPGA和ARM CORTEX-A9处理器,功能十分强大。设计中将最终实现的硬核部署到DE1-SOC的FPGA区域,并将软核部分移植到CORTEX-A9处理器上,实现在一块芯片中构建完整的HERTOS。

关键词：硬件嵌入式实时操作系统互斥信号量消息邮箱 Verilog HDL

基于DSP＆CPLD的数字式钢轨超声探伤仪的研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于DSP＆CPLD的数字式钢轨超声探伤仪的研究

作者：邬泳天津大学

学位级别：硕士

铁路是国家重要的基础设施,2005年底中国铁路总长已经达到7.5万公里,随着使用时间得增加,特别是列车速度的提高,钢轨伤损数量也在快速增长,仅2001年就达到了近25万根,对正常的行车安全形成了很大的潜在危险。而当前所使用的模拟式探伤仪... 详细信息

铁路是国家重要的基础设施,2005年底中国铁路总长已经达到7.5万公里,随着使用时间得增加,特别是列车速度的提高,钢轨伤损数量也在快速增长,仅2001年就达到了近25万根,对正常的行车安全形成了很大的潜在危险。而当前所使用的模拟式探伤仪,在探测精度、速度等方面已经不能满足钢轨检测的更高要求。随着数字技术的进步,新型数字式钢轨超声探伤仪将成为我国铁路钢轨检测的主要手段。本文在认真调研和深入分析的基础上,对现有的钢轨超声探伤仪所存在的问题提出了一种全新的解决方案。将以DSP＆CPLD为核心的数字信号处理技术应用到钢轨超声探伤仪中,开发出全新的数字式钢轨超声探伤仪。在传统仪器的基础上增加信号分析处理模块,信号存储模块,信号分析结果显示模块,提示报警等等辅助部分以提高仪器的使用性能,提高效率,减少误检、漏检可能。本文主要完成的工作: （1）以脉冲反射式超声波探伤仪通用技术为基础,自行设计开发了以DSP＆CPLD为核心的数字式钢轨超声探伤仪,包括软件部分和硬件部分。（2）采用了CPLD作为前端数据的压缩模块,解决采样速度低,显示不连贯的缺陷。本文给出了各功能单元的构成电路和Verilog HDL源代码,并且进行了仿真时序分析。（3）设计了以QVSM01液晶显示控制器,MCU和双口RAM为核心的显示模块。（4）对数字式钢轨超声探伤仪样机的各项基本功能进行了验证,并且对实验结果及误差进行了分析。

关键词：钢轨超声探伤仪回波 DSP CPLD Verilog HDL MCU

基于FPGA的巴布剂涂布质量检测系统的研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于FPGA的巴布剂涂布质量检测系统的研究

作者：蔡桂方天津大学

学位级别：硕士

伴随着经皮治疗系统（Transdermal Therapeutic Systerms简称TTS）医药市场的不断拓广,为了保证产品质量、提高产品生产效率,制作出一套工业化、自动化和智能化的贴剂成型设备,已经越来越受到众多国内外医药学研究机构和制药企业的重视... 详细信息

伴随着经皮治疗系统（Transdermal Therapeutic Systerms简称TTS）医药市场的不断拓广,为了保证产品质量、提高产品生产效率,制作出一套工业化、自动化和智能化的贴剂成型设备,已经越来越受到众多国内外医药学研究机构和制药企业的重视。随着计算机技术和微电子技术的发展,FPGA以其强大的功能特点和开发优势得到广泛的应用。本文提出一种基于FPGA巴布剂涂布质量检测系统的设计方案。基于FPGA巴布剂涂布质量检测系统采用Altera公司的DE2开发板作为硬件开发平台,在CycloneⅡEP2C35系列FFGA芯片上进行系统功能电路的设计与实现。系统硬件组成分为视频图像采集、视频解码器ADV7181B、外部存储器SDRAM以及基于FPGA设计等部分,论文对各部分的功能和器件特性做了介绍。论文重点是基于FPGA的系统各功能模块的设计与实现,尤其是质量检测模块,除此还包括视频解码器ADV7181B的配置模块、数据转换模块、SDRAM控制器模块等。在质量检测模块运用模糊算法对一帧图像中每个有效像素点进行模式识别,通过记录和统计不合格点的个数和分布情况来判断正在涂布的巴布剂是否出现质量问题,并输出检测结果信号。最后,论文将检测系统的各硬件组成部分连接起来并下载到DE2开发平台上进行在线检测与调试,验证了功能模块的正确性和系统设计方案的可行性。系统设计采用QuartusⅡ9.0作为软件开发环境,运用Verilog HDL硬件描述语言进行模块化设计,使得该设计具有可移植和可扩展的特性。

关键词： FPGA 质量检测视频图像模糊算法 Verilog HDL

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

电力系统低压侧广域同步监测装置的研制

电力系统低压侧广域同步监测装置的研制

作者：陈群伟太原理工大学

学位级别：硕士

我国能源与负荷分布严重不平衡,决定了大电网互联是中国电网发展的必经之路。中国特高压电网和智能电网的建设也正有条不紊地实施,这使各大区域电网联系更加紧密,同时也使得对电网的运行控制变得更加复杂,因此对电力系统的广域测量也提... 详细信息

我国能源与负荷分布严重不平衡,决定了大电网互联是中国电网发展的必经之路。中国特高压电网和智能电网的建设也正有条不紊地实施,这使各大区域电网联系更加紧密,同时也使得对电网的运行控制变得更加复杂,因此对电力系统的广域测量也提出了更高的要求。本文分析了当前电力系统广域监测发展的现状,研发了基于单相220V电压波形进行同步测量的电力系统低压侧广域同步监测装置,与服务器终端连接组建成低压侧广域同步监测系统,对低压侧电网实施广域测量。本文主要研究内容如下：（1）首先介绍了广域相量测量系统的研究背景和研究现状,然后阐述了电力系统低压侧广域同步测量技术的研究意义,最后描述了低压侧广域同步监测系统的结构组成。（2）低压侧广域同步监测装置的硬件结构主要包括信号调理模块、数据采集模块、数据处理模块、同步时钟模块和通信模块。本文详细描述了各个模块的功能,并介绍各模块设计的具体过程和方法,使得装置满足数据同步采集、实时处理、快速通信等功能。（3）低压侧广域同步监测装置的下位机软件设计主要采用TI公司提供的FFT Library库函数进行FFT变换,得到220V电压波形的基波分量,从而得到频率、有效值和相角数据。程序设计采用模块化的编程思想,使用C语言编写主程序以及各功能子模块程序。利用看门狗技术,提高了装置的稳定性和可靠性。（4）低压侧广域同步监测装置的采样脉冲由FPGA产生,以1PPS上升沿为基准,由内部晶振计数产生3200Hz的同步采样脉冲。本文选用ALTERA公司的Cyclone II代EP2C8Q208C8作为FPGA芯片,使用veriloghdl语言进行硬件电路描述。主要设计包括秒脉冲判别单元、秒脉冲产生单元和同步采样脉冲产生单元。（5）利用标准源作为装置的信号输入端,设置输出不同频率的信号,来验证装置的可靠性和测量精度。监测装置与服务器终端连接,组建成低压侧广域测量系统,实时得到电网中频率信息。实验结果表明装置测量电网频率的精度较高,运行稳定,能够满足电力系统广域测量的要求。

关键词：电力系统 DSP2812 广域同步监测 GPS FPGA Verilog HDL FFT

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

铁电薄膜空间光调制器驱动电路的研究

铁电薄膜空间光调制器驱动电路的研究

作者：罗菊华电子科技大学

学位级别：硕士

随着近年来铁电薄膜技术的发展与成熟,铁电薄膜开始应用于光电子学和集成光学方面。基于铁电薄膜的空间光调制器因具有集成度高、响应速度快、抗光损伤、分辨率高等优点在光相控阵、全息显示等领域具有广泛的应用前景。与此同时,铁电薄... 详细信息

随着近年来铁电薄膜技术的发展与成熟,铁电薄膜开始应用于光电子学和集成光学方面。基于铁电薄膜的空间光调制器因具有集成度高、响应速度快、抗光损伤、分辨率高等优点在光相控阵、全息显示等领域具有广泛的应用前景。与此同时,铁电薄膜空间光调制器的发展离不开与之配套的驱动电路的研制。论文阐述了铁电薄膜空间光调制器所用的铁电材料的电光特性及器件结构,研究了其显示原理,并和液晶空间光调制器的驱动原理进行比较,采用现场可编程技术来完成铁电薄膜空间光调制器驱动电路的设计。论文主要研究结果如下: 根据铁电薄膜电光特性及器件结构特点设计出铁电薄膜空间光调制器的驱动电路,主要包括视频显示接口模块、模数转换模块、数据存储与控制电路、数模转换模块、电平转换电路、灰度级电压产生电路模块等六个模块。利用Protel99SE软件,完成了驱动电路原理图设计及4层PCB板的设计、装配和驱动电路系统的调试。研究了驱动电路系统硬件设计和软件设计,用Verilog HDL语言编写代码,使用Altera FPGA开发工具Quartus II进行仿真验证并下载到FPGA,同时实现了时钟发生器、数字伽玛校正、I2C总线、存储器、控制信号发生器等模块的功能。用数字技术取代传统模拟技术,在FPGA内部实现了时钟发生器芯片、伽玛校正芯片、锁相环芯片、存储器芯片等模拟专用IC的功能。采用现有的液晶空间光调制器来调试验证整个驱动电路系统,得到质量很好的显示图像,达到了设计目标。该驱动电路不仅适用于铁电薄膜空间光调制器,其最明显的优点是具有很好的移植性和通用性,稍作修改就可以用到不同规模不同种类的平板显示器件上。

关键词：铁电薄膜驱动电路现场可编程门阵列 Verilog HDL

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

无线图像数据传输系统设计与实现

无线图像数据传输系统设计与实现

作者：黄帆电子科技大学

学位级别：硕士

随着计算机、网络、无线通信以及多媒体技术的飞速发展,人们对视频传输系统的需求越来越迫切,现已成为科研领域的一大热点。它既可以应用于军事小区战场侦察任务,又能应用于民用交通监控、灾情勘察以及地形地貌勘测等任务,在众多领域皆... 详细信息

随着计算机、网络、无线通信以及多媒体技术的飞速发展,人们对视频传输系统的需求越来越迫切,现已成为科研领域的一大热点。它既可以应用于军事小区战场侦察任务,又能应用于民用交通监控、灾情勘察以及地形地貌勘测等任务,在众多领域皆呈现出巨大的应用前景。本课题的目的正是要根据工程应用的需要,解决非视距（NLOS）情况下视频图像的传输问题,具有很大的实用价值。 Reed-Solomon码（简称RS码）具有很强的纠正突发和随机错误的能力,由于其出众的纠错能力,现已被广泛地应用于深空通信、移动通信、磁盘阵列以及数字视频广播（DVB）等各种差错控制系统中,以满足对数据传输通道可靠性的要求。在本课题中使用Reed-Solomon码进行信道编解码,可大大改进图像数据传输的质量。本文对无线图像数据传输系统进行了设计和实现,全文结构安排如下: 1.概述本文的研究背景和课题来源,并简要介绍信道编码相关原理和常用的RS编解码算法;2.在Xilinx公司的Spartan-3系列FPGA上对RS （255,223）编解码器进行编程实现、仿真测试、综合优化和电路验证,并将其应用于无线图像传输系统中;3.对Spartan-3系列FPGA和采用AD6644芯片的模数转换模块进行详细阐述,并给出模块的实现结构框图;4.简要介绍系统的总体硬件实现方案,根据需要选择合适的芯片,对硬件电路设计进行详细说明,并给出相应的硬件电路图;5.对全文及课题项目进行概括性总结,并明确了下一步有待进行的工作和未来的一些研究方向。

关键词：无线图像传输系统 Reed-Solomon码 RS （255,223） BM算法 Verilog HDL FPGA

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

RFID安全读写机制的设计与实现

RFID安全读写机制的设计与实现

作者：李彦堃上海交通大学

学位级别：硕士

射频识别(RFID)技术是一项产生已久的应用技术,近年来在物流与供应链、身份识别、安全门禁、电子购票、交通等领域得到了广泛的应用。由于目前并不存在着适用于RFID系统的安全协议,安全隐患成为制约该技术大规模运用的重要因素。由于R... 详细信息

射频识别(RFID)技术是一项产生已久的应用技术,近年来在物流与供应链、身份识别、安全门禁、电子购票、交通等领域得到了广泛的应用。由于目前并不存在着适用于RFID系统的安全协议,安全隐患成为制约该技术大规模运用的重要因素。由于RFID系统低成本要求的限制,当前许多成熟的密码算法无法适用于该系统中。本文针对RFID系统的发展现状,采用了一种基于TDES算法的相互认证机制对当前安全系统和协议进行改进。目前对密码算法的研究一般从速度优先的角度出发,以消耗一定的资源为代价,但是对于RFID系统而言,如何减小芯片的面积是最主要的问题。本文重点研究了TDES算法的架构,采用模块复用和串行数据传输的思想对其进行面积优先的设计,使用Smic0.18um工艺库进行综合仅需要约1400多门,符合RFID低成本的要求。同时采用相互认证机制实现了标签数字电路的设计,系统数据传输基本能够满足机密性、完整性、可用性等要求,在当前的技术条件下具有极大的现实意义。

关键词： RFID 相互认证 TDES密码算法安全机制 Verilog HDL

基于RSA算法的电子系统认证芯片的前端设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于RSA算法的电子系统认证芯片的前端设计

作者：叶云清福州大学

学位级别：硕士

近些年随着黑客技术和芯片解剖技术的发展，电子系统被仿制的现象层出不穷，甚至出现了仿制产品大大多于自有产权产品的现象。因此，如何保护自身的产权，是产品设计者目前经常面对的问题。基于此，本文设计电子系统认证芯片的目的是从... 详细信息

近些年随着黑客技术和芯片解剖技术的发展，电子系统被仿制的现象层出不穷，甚至出现了仿制产品大大多于自有产权产品的现象。因此，如何保护自身的产权，是产品设计者目前经常面对的问题。基于此，本文设计电子系统认证芯片的目的是从硬件上实现对电子系统的产权保护。本文设计的电子系统认证芯片实质上是一款基于I2C总线协议和RSA算法的解密芯片。在电子产品硬件设计上嵌入该电子系统认证芯片，在应用软件上通过随机认证的方法来控制程序的流程，进而达到电子系统保护的目的。该电子系统认证芯片的主要模块有I2C接口模块，模长和幂长都是1024位的RSA解密算法模块，以及掩膜ROM IP核的读控制模块等。1024位的RSA解密算法模块是本芯片的核心模块，大整数模幂运算是RSA算法的核心运算，而模幂运算是由一系列的模乘运算构成。本文采用二进位密钥扫描方式将模幂算法分解为一系列的模乘运算。二进位密钥扫描方式分为从左到右扫描以及从右到左扫描两种，本文对这两种密钥扫描方式都进行了硬件实现并进行了性能对比。在44MHz的系统工作频率下，从左到右扫描法实现的芯片解密速率大约为28次/秒，从右到左扫描法实现的芯片解密速率大约为42次/秒;从右到左扫描法实现的RSA模块的面积规模是从左到右扫描法的1.6倍;确定了从左到右扫描算法是基于面积优化的算法，而从右到左扫描算法是基于时序优化的算法。本文设计模乘模块是以蒙哥马利算法（Montgomery Algorithm）为基础，通过对蒙哥马利算法的深入分析，确定了将带有CSA（保留进位加法器）和CLA（超前进位加法器）结构的免减基2-Montgomery算法作为模乘运算的实现算法。本文先用Verilog HDL语言对芯片各模块进行了RTL级描述并进行了仿真测试，仿真测试结果证明了所设计的RSA解密模块能够正确地实现RSA解密功能;而后利用Synopsys的EDA工具（Design Compiler、DFT Compiler）和SMIC的0.18μm CMOS工艺库对芯片的RTL描述进行了逻辑综合以及扫描链的插入，其故障覆盖率为99.72％;最终实现可测性网表的输出，输出的可测性网表通过了综合后的仿真和测试，并在后端版图工具Soc Encounter中实现扫描链的正确识别。

关键词： RSA算法电子系统认证芯片 Montgomery算法 Verilog HDL

基于高分辨率TDC的自适应PI控制全数字锁相环设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于高分辨率TDC的自适应PI控制全数字锁相环设计

作者：魏静静华中师范大学

学位级别：硕士

随着集成电路的快速发展,锁相环作为提供高质量时钟的关键电路正扮演者越来越重要的角色。数字锁相环不仅具有数字电路可靠性高、成本低、面积小等的优点,且克服了模拟锁相环中存在的直流漂移、温漂和器件饱和等问题,因此数字锁相环得... 详细信息

随着集成电路的快速发展,锁相环作为提供高质量时钟的关键电路正扮演者越来越重要的角色。数字锁相环不仅具有数字电路可靠性高、成本低、面积小等的优点,且克服了模拟锁相环中存在的直流漂移、温漂和器件饱和等问题,因此数字锁相环得到了越来越多的应用。由于传统的全数字锁相环的时间数字转换电路量化误差较大、电路功耗较高、环路控制参数及自由振荡频率不能在线调节,针对这些问题,本文首先分析了全数字锁相环的工作原理,熟悉了各模块的类型及在锁相环中的作用;然后综合考虑上述问题后,提出一种基于高分辨率时间数字转换器的自适应全数字锁相环;最后完成了各模块及整体的功能仿真。该设计运用计数型和抽头延时线型两级结构的时间数字转换器对鉴相器的输出信号相位差进行量化,来提高精度,减小量化误差。为降低电路功耗,设计的相位检测电路通过判断重构信号与输入信号相位是否保持一致,适时地给出使能信号控制时间数字转换电路。采用的自适应控制器可以在输入信号发生突变时,通过鉴频电路鉴别输入信号的频率,从而给出环路滤波器的可预置数和数控振荡器的高位控制码,实现环路参数的可在线调节,进而快速锁定相位。本文基于Verilog HDL语言对本设计进行自顶向下的RTL建模及仿真,仿真结果证明,设计的全数字锁相环各个模块均符合功能要求,时间数字转换电路的量化误差控制在0.2ns之内。文章最后,将本设计与近期国内外相关基于时间数字转换器的全数字锁相环性能进行了对比,表明了该设计在量化精度和锁相速度上的优势。

关键词：全数字锁相环时间数字转换器精度量化误差 Verilog HDL