基于FPGA的μC/OS-Ⅱ通信机制的硬件实现

作     者：赵玉凤 

作者单位：青岛大学 

学位级别：硕士

导师姓名：杨厚俊

授予年度：2017年

学科分类：080902[工学-电路与系统] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 0835[工学-软件工程] 081202[工学-计算机软件与理论] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

主      题：硬件嵌入式实时操作系统 互斥信号量 消息邮箱 Verilog HDL 

摘      要：现如今的操作系统都是单纯的软件,如Windows,Android,iOS,嵌入式系统中的VxWorks等。人们将PC划分为完全独立的两个部分——软件部分和硬件部分,这种划分机制在技术上已经取得了长足的发展。但随着芯片技术和物联网技术的不断发展,这种划分机制无法满足当前社会对于操作系统各方面需求,需要进行技术的创新。操作系统硬件化成为解决软硬件划分问题的新技术。操作系统硬件化有两种方式,一是完全硬件化,一种是部分硬件化。由于完全硬件化使用范围较低,硬件更新速度较快,技术复杂,于是我们多采用部分硬件化,即将一个实时操作系统划分为H/W和S/W这两部分,一部分功能用硬件实现。合理的软硬件划分将会能够增强系统性能,减少其运行时间和任务响应时间。本设计以μC/OS-Ⅱ实时操作系统为研究基础,将μC/OS-Ⅱ操作系统任务通信机制中的互斥型信号量和消息邮箱进行了硬件化设计。将任务通信机制中的创建、发送、请求、删除等具体操作采用Verilog硬件描述语言进行硬件逻辑设计,实时操作系统的软核只需要将任务命令字发送给硬件逻辑,由硬件执行这些功能。ALTERA公司的DE1OC开发板内部集成了CYCLONE V型FPGA和ARM CORTEX-A9处理器,功能十分强大。设计中将最终实现的硬核部署到DE1-SOC的FPGA区域,并将软核部分移植到CORTEX-A9处理器上,实现在一块芯片中构建完整的HERTOS。