检索结果-南通市图书馆

作者：金磊杭州电子科技大学

学位级别：硕士

随着半导体行业的迅速发展,集成电路的规模越来越大,芯片的迭代速度随着IP复用技术的成熟越来越快,验证的工作量随之增大,芯片以及IP模块的验证工作效率问题已成为集成电路设计流程中亟待解决的一大问题。验证技术的提升需求迫切,验证... 详细信息

随着半导体行业的迅速发展,集成电路的规模越来越大,芯片的迭代速度随着IP复用技术的成熟越来越快,验证的工作量随之增大,芯片以及IP模块的验证工作效率问题已成为集成电路设计流程中亟待解决的一大问题。验证技术的提升需求迫切,验证效率的提高迫在眉睫。本论文针对UVM(Universal Verification Methodology)验证方法学及技术开展相关研究,基于UVM验证方法学设计若干基于AMBA总线的标准化验证组件,构造一个基于AMBA总线的UVM验证平台,并对该UVM验证平台中的随机测试生成机制进行优化。论文的主要工作如下。1、选取AMBA总线作为验证平台的基本系统架构,针对AHB、APB、AXI等总线协议设计和实现了UVM标准化验证组件,并针对UART、I2C、SPI等通用通信协议设计和实现了UVM标准化验证组件,这些验证组件具有高复用性,可产生满足AMBA协议及通用通信协议的丰富激励,能够为接入到AMBA总线系统的相关模块的充分验证提供有力保障。2、基于上述UVM验证组件,实现了一个可扩展的UVM验证平台,该平台能够有效支持具有AMBA总线接口的待验证设计的仿真验证工作。同时,应用该UVM验证平台进行了一个I2C-AHB控制器模块的功能验证实践,验证实践表明该UVM验证平台具有高复用性,同时灵活性好,功能全面,可以为充分验证提供良好基础。3、针对UVM验证平台的随机测试向量生成机制,提出了一种改进的伪随机数发生器实现方法和一种覆盖率驱动的测试向量自动生成方式,实验表明,两者相结合的优化方法可使UVM验证平台的随机测试向量生成机制性能得到有效提升,有助于提高UVM验证平台的随机验证效率。

关键词： UVM 标准化验证组件验证平台 AMBA总线验证随机测试向量生成

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于UVM的高速串行SerDes验证

基于UVM的高速串行SerDes验证

作者：李兆祯西安电子科技大学

学位级别：硕士

高速串行SerDes(串行器Serializer及解串器Deserializer的简写)以差分方式,通过加重/均衡,时钟恢复等技术实现高速通信,具有芯片所需引脚少,传输距离长等优点,逐渐取代了传统并行总线,已成为高速/大规模FPGA/ASIC不可或缺的通信模块。Se... 详细信息

高速串行SerDes(串行器Serializer及解串器Deserializer的简写)以差分方式,通过加重/均衡,时钟恢复等技术实现高速通信,具有芯片所需引脚少,传输距离长等优点,逐渐取代了传统并行总线,已成为高速/大规模FPGA/ASIC不可或缺的通信模块。SerDes芯片设计研发过程中,验证环节必不可少。通过验证,可提升芯片设计研发的效率,降低流片成本,提供质量保证。目前SerDes验证主要采用FPGA验证和定向激励验证等传统方法,不仅费时耗力,还存在功能覆盖不全面的问题。相对于传统验证方法,UVM验证具有架构完整、机制成熟、重用性高等优点,是当前业界主流验证方法。本课题源于企业项目,针对某款高速SerDes模块,对其开展基于UVM的验证工作,具体为:1)、基于 1Gb/10Gb Ethernet、PCI express(GEN3 及以上)物理层协议,研究了SerDes模块及子模块的功能特性,其主要功能模块包括物理编码子层PCS、物理媒介附加层PMA、高级外围总线APB三个模块,分别对应编解码逻辑、物理层电气传输、模块寄存器读写配置功能。依据设计需求文档,进一步细化PCS功能模块为编解码子模块、跨时钟域子模块、数据整形子模块以及同步子模块等模块。在此基础上,提取SerDes各模块待测功能点,制定出相应的验证计划。2)、基于UVM运行机制,提出了针对SerDes结构的验证平台整体框架。其中,课题所采用的自上而下系统环境配置方式,可使外部顶层环境具备对平台内嵌套最小子模块的配置功能。进一步编写框架中各组件代码,搭建完成SerDes UVM验证平台。平台搭建过程中,针对SerDes寄存器多、验证维护易出错的问题,本文提出一种基于python脚本的寄存器组件自动化生成方案,不仅简化了组件代码,还可避免人为撰写失误。针对SerDes结构复杂、验证功能点多的特点,本文采用层次化验证HVP(Hierarchically Verification Plan)流程反标功能覆盖率,实现验证进程的可视化,减少了人工干预,有效提高验证效率。3)、依照验证需求编写验证测试用例,采用监视器、断言检测项和比较器等多种验证检查方式,通过VCS(Verilog Compile Simulation)进行仿真,开展了针对SerDes不同层次的验证。对于难以用记分板直接比对的测试用例,寄存器测试、近端环回测试、1588测试、替换场景等用例,结合相关子模块波形进一步分析验证。最终验证结果表明,SerDes各模块功能覆盖率和waive后的代码覆盖率均到达100%。验证了待测SerDes模块的正确性与功能的完备性。

关键词： UVM 串行解串器 PCS PMA 层次化验证

基于UVM的显示处理器中图层转换模块的验证平台设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于UVM的显示处理器中图层转换模块的验证平台设计

作者：李昊博东华大学

学位级别：硕士

本文是基于UVM验证方法学对DPU中的Layer process模块进行RTL级别的验证,Layer process模块在DPU中的地位至关重要,其负责HDR和SDR影像格式的相互转换,可将PQ HDR和HLG HDR进行相互转换。基于这些功能,使用UVM验证方法学和System Verilo... 详细信息

本文是基于UVM验证方法学对DPU中的Layer process模块进行RTL级别的验证,Layer process模块在DPU中的地位至关重要,其负责HDR和SDR影像格式的相互转换,可将PQ HDR和HLG HDR进行相互转换。基于这些功能,使用UVM验证方法学和System Verilog验证语言进行验证环境的搭建,模拟芯片真实的运行环境,并且各个组件不仅仅可以应用在本项目中,还可以移植到其它类似的项目中。本文中涉及到的组件有计分板、监视器、驱动器、序列发生器和接口等,各组件之间使用了UVM中的TLM通信进行连接,验证环境搭建完毕后,使用最基本的定向测试用例做冒烟测试,最终输出符合预期,说明验证环境趋于稳定。验证环境稳定以后根据算法和设计文档提取验证功能点,并使用System Verilog语言编写测试用例,进行大量的随机测试。在进行大量的随机测试中发现了算法提供的参考模型出现了错误,在随机测试用例中添加了一个极端的约束,即寄存器的数值全部调整为最大值或最小值,在这个验证场景中发现参考模型输出的结果和逻辑设计模块之间输出的结果不一致,经过与设计人员进行沟通发现是参考模型输出结果不符合算法要求。在所有的测试用例添加完毕后,切换不同的随机种子进行大量的回归测试,在此过程中没有发现其它的设计漏洞。最后打开代码覆盖率收集选项收集代码覆盖率,并添加覆盖组收集功能覆盖率,每次回归后都会产生一个覆盖率数据库,使用VCS仿真工具完成merge动作,将每次回归后的覆盖率通过merge操作合并在一起,最终功能覆盖率达到了100%,代码覆盖率达到了99.03%,满足验收指标。Layer process模块能够正确的设计且功能正常才能为后级模块提供正确的输入,此模块的正确性为DPU的子系统级验证也提供了保障。

关键词：显示处理器 UVM 覆盖率回归测试

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于UVM的IDM模块验证平台设计及实现

基于UVM的IDM模块验证平台设计及实现

作者：王潇枫南京邮电大学

学位级别：硕士

随着超大规模集成电路功能的日趋丰富,芯片研发流程中硅前(pre-silicon)验证的重要性已愈发引起各大厂商重视。本文注意到当前鲜有与CPU频繁交互的待测模块的验证方案设计及验证平台搭建,而本题中的IDM(Inner Direct Memory)模块需实现... 详细信息

随着超大规模集成电路功能的日趋丰富,芯片研发流程中硅前(pre-silicon)验证的重要性已愈发引起各大厂商重视。本文注意到当前鲜有与CPU频繁交互的待测模块的验证方案设计及验证平台搭建,而本题中的IDM(Inner Direct Memory)模块需实现较多软硬件交互功能。在此背景下以提高验证的效率和完备性为切入点,效率体现在由需求分解落实到如何开展针对分解功能点的全面验证的过程,而完备性则体现在对需求与功能验证的全面程度。本文重点研究UVM(Universal Verification Methodology)验证方法学,详细深入地由平台结构出发,运用UVM的各机制特性,高效搭建UVM验证平台及实现其各个验证组件;最后依据多次随机种子的回归测试结果,及EDA(Electronic Design Automation)工具收集的覆盖率数据对该平台与验证流程的完备性、鲁棒性进行分析,为今后如何对与CPU频繁交互的硬件模块进行验证,以及如何完成高效完备的功能验证和搭建可重用性的验证平台提供实际可行的指导经验。具体工作分为以下三个部分。首先,分解待测模块功能点并制定验证计划——基于待测模块的功能特性分解各个子模块,并由子模块具体实现内容提取功能点;后由功能点提取验证点,并将上述信息整合为验证计划,为后续平台搭建与验证用例编写提供指导方向。其次,设计并搭建验证平台——基于分解的功能点以及制定的验证计划,采用System Verilog语言搭建IDM模块验证平台。构建了待验证模块上下游交互模块的驱动组件与CPU驱动组件,以实时模拟IDM模块与其交互流程中的处理进程;针对该待验证模块对协议报文处理细节较多的特性,编写了一网络协议报文发包器组件,以此组件为测试用例激励的生成器。最后,编写测试用例集进行仿真分析——基于搭建并调试通流的验证平台,编写验证计划对应的测试用例集,进行功能仿真与波形分析;逐步收敛待验证模块中的逻辑错误以及不符合预期场景。最终实现验证计划中分解的测试点全覆盖,测试用例集通过率100%。在代码覆盖率exclude处理后的条件下达到覆盖率可解释100%的验证目标。

关键词： UVM AXI 数字验证验证平台覆盖率

基于UVM的SYSMON模块数模混合验证平台的设计与实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于UVM的SYSMON模块数模混合验证平台的设计与实现

作者：石培栋西安电子科技大学

学位级别：硕士

近年来,集成电路规模不断扩大,复杂度不断提高,这使得验证在集成电路设计流程中的地位逐年提高。通用验证方法学(Universal Verification Methodology,UVM)的出现为验证工程师提供了可重构的验证环境及高效的验证方法。UVM广泛运用在验... 详细信息

近年来,集成电路规模不断扩大,复杂度不断提高,这使得验证在集成电路设计流程中的地位逐年提高。通用验证方法学(Universal Verification Methodology,UVM)的出现为验证工程师提供了可重构的验证环境及高效的验证方法。UVM广泛运用在验证项目中,与此同时,因为其易于扩展的特性具有发展的潜力。本文主要内容是搭建UVM验证平台并对系统监测(System Monitor,SYSMON)模块开展验证工作。SYSMON集成在现场可编程门阵列内部,包括数字逻辑模块、循环型模数转换器(CyclicAnalog-to-Digital Converter,CyclicADC)及静态随机存取存储器(Static Random-Access Memory,SRAM)阵列。SYSMON核心功能是监视芯片内部工作状况。它通过CyclicADC将现场可编程门阵列片内温度及各模块的电源电压量化为数字码,并依据用户设置的阈值大小驱动警报端口。而SRAM用于配置SYSMON的不同工作模式。本文主要工作如下:(1)本文先对SYSMON的数字逻辑功能进行详细分析,从中提取纯数字功能点。与此同时对网表形式的CyclicADC和SRAM进行建模以支持数模混合功能点的验证。由于SYSMON数字逻辑模块中包含的CyclicADC校准模块难以验证,本文为CyclicADC模型建立了误差注入模型,用于分析校准前后的性能参数,达到衡量校准效果的目的。(2)传统的UVM验证平台只适用于数字模块,无法支持数模混合仿真。为解决此问题,本文将UVM验证平台扩展为UVM数模混合验证平台。新平台既支持纯数字仿真,又支持数模混合仿真,且只需使用一套仿真激励,节约了项目时间成本。后续通过脚本实现了测试用例自动生成及仿真平台自动运行。基于UVM的数模混合验证平台继承了UVM易于移植的特性,未来可移植到更多数模混合验证项目中。(3)本文最终使用UVM数模混合验证平台分别进行数字功能验证和数模混合验证。通过仿真平台自动比对结合波形分析的方式,确认数字逻辑功能全部正确。对于误差注入情况下CyclicADC的校准效果,通过仿真后的数据处理,得出校准后相比于校准前积分非线性显著降低、有效数字提高、频谱改善的结论。经过测试用例的迭代,功能覆盖率达到100%,同时代码覆盖率达到92.48%,达到了项目初期设置的目标。本文后续挑选重要的测试用例进行数模混合仿真,确认了数字模块和模拟模块联合仿真时功能正常无误,且未出现时序违例。

关键词： UVM SYSMON CyclicADC 功能验证覆盖率数模混合仿真

基于UVM的无线体域网安全模块验证平台设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于UVM的无线体域网安全模块验证平台设计

作者：刘森态重庆邮电大学

学位级别：硕士

集成电路的工艺节点已经从28nm进入到5nm时代,集成度大大地提高,这意味着可在相同面积下芯片实现的功能更多,也意味着芯片验证难度随着芯片功能增多而增大。验证工作占据芯片前端设计中将近70%的设计时间,验证已经成为当下整个芯片设计... 详细信息

集成电路的工艺节点已经从28nm进入到5nm时代,集成度大大地提高,这意味着可在相同面积下芯片实现的功能更多,也意味着芯片验证难度随着芯片功能增多而增大。验证工作占据芯片前端设计中将近70%的设计时间,验证已经成为当下整个芯片设计流程中的最大、最耗时间的瓶颈。本文主要研究芯片验证的核心——数字功能验证,将结合一款无线体域网(Wireless Body Area Network,WBAN)芯片,在System Verilog验证语言和通用验证方法学(Universal Verification Methodology,UVM)研究基础上搭建一款灵活可靠的验证平台,并且通过动态仿真和覆盖率统计的方式对WBAN安全模块进行功能验证。首先,阐述鉴权加密基本流程,分析WBAN芯片的安全模块,并叙述HMACSHA256、椭圆曲线密码学(Elliptic Curve Cryptography,ECC)和高级加密标准(Advanced Encryption Standard,AES)原理及其硬件结构。其次,设计鉴权加密寄存器组、搭建寄存器模型,设计一套寄存器配置方案。最后根据外部接口,构建串行外设接口(Serial Peripheral Interface,SPI)板上总线验证组件,并封装在顶层环境,完成验证平台的搭建。在完成验证平台的搭建之后,根据模块功能需求,提出验证功能点,制定验证计划,构造功能测试用例,不仅设计了收集覆盖率的组件,还设计了可以快速地创建寄存器模型的寄存器脚本,以及可以自动运行测试用例的自动化测试脚本,来提高验证效率,最后利用工具进行调试和波形仿真。对仿真波形和平台验证结果进行分析得出,SPI传输无误,寄存器模型功能正常,算法运算结果正确。根据覆盖率报告地反馈,不断地收束约束范围,添加定向激励。最终平台验证报告显示,模块功能覆盖率达到100%,代码覆盖率超过了98.57%,满足验证目标。

关键词：验证平台覆盖率 WBAN UVM

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于UVM的MCU关键模块验证研究与实现

基于UVM的MCU关键模块验证研究与实现

作者：柯金铭广东工业大学

学位级别：硕士

随着当今半导体产业不断地发展,半导体设计和制造的工艺也愈加复杂,这其中MCU作为半导体行业中一种热门的芯片种类,具有应用广泛性和通用性极高的特点,其芯片内部系统设计的集成度和复杂度也在不断提高,对于MCU功能验证的要求也是在不... 详细信息

随着当今半导体产业不断地发展,半导体设计和制造的工艺也愈加复杂,这其中MCU作为半导体行业中一种热门的芯片种类,具有应用广泛性和通用性极高的特点,其芯片内部系统设计的集成度和复杂度也在不断提高,对于MCU功能验证的要求也是在不断攀升,如何设计出尽可能真实的激励,从而将设计中不符合规范的地方找出来,成了MCU验证工作所面临的重要挑战。而激励的产生和作用又依托于一套功能验证平台,因此,构建一套具有高完备性、高效性、高可重用性的验证平台成为了MCU功能验证工作中的重中之重。本文的主要研究内容如下:首先,本文论述了功能验证工作在MCU全流程开发中的重要意义,以及当前芯片功能验证技术本身所面临的问题与挑战,详细梳理了国内外验证技术的发展脉络,并就国内外应用发展情况进行简要示例分析,深入研究了UVM类库包含的配置数据库、TLM通信、phase机制、factory工厂机制和组件类成员层次的结构特点,同时对MCU的芯片内部结构特点进行阐述,剖析了MCU中的关键模块UART、DMAC的设计结构和功能特点,为后续的模块级和系统级的验证平台设计工作奠定了良好的理论基础。其次,针对传统功能验证思路的完备性不足、精准度不够等问题,本文从不同的功能验证层级进行考虑,对MCU关键模块的功能特点进行详细分解,分别提取出UART模块级功能验证点和DMAC系统级的功能验证点,结合白盒验证和灰盒验证的激励生成方式,采取随机验证和定向测试的验证策略,最终设计一套具有高完备性的验证计划。最后,针对于传统验证技术设计开发周期长、验证效率低、验证框架不可移植等问题,本文基于UVM验证方法学开发出一套针对于MCU关键模块的可重用的功能验证平台,基于MCU特点对验证平台的环境架构进行重新设计,厘清环境文件之间的调用关系,并对UART和DMAC模块分别进行模块级和系统级的验证平台架构设计,包含四大通用的核心单元,包括激励事务发声单元、平台通信单元、数据比较单元和环境集成单元,并通过仿真验证和覆盖率报告对验证工作进行评估。最终得出结论,相较于传统的验证平台,本课题所搭建的基于UVM的MCU关键模块验证平台在完备性、高效性、可重用性方面具有明显优势。

关键词： UVM 功能验证 UART DMAC 覆盖率

基于PCIe的交换芯片中非阻塞交换核心模块的设计与UVM验证

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于PCIe的交换芯片中非阻塞交换核心模块的设计与UVM验证

作者：易祥云湖南大学

学位级别：硕士

随着互联网络的普及与大数据的兴起以及层出不穷的各种应用场景,大用户群、大数据量的信息交互对数据传输提出了更高的需求和要求。作为一种全双工高带宽的高速差分串行端到端传输接口,PCI Express一经推出便得到市场的认可,近二十年来... 详细信息

随着互联网络的普及与大数据的兴起以及层出不穷的各种应用场景,大用户群、大数据量的信息交互对数据传输提出了更高的需求和要求。作为一种全双工高带宽的高速差分串行端到端传输接口,PCI Express一经推出便得到市场的认可,近二十年来一直是事实上地首选互连。本课题的主要研究对象是基于PCI Express总线标准的交换芯片和UVM(Universal Verification Methodology)验证方法学。本文设计的是一款遵循PCI Express 3.0协议并可向前兼容的高速交换芯片,拥有非阻塞、低延迟、高带宽等基本特性,聚焦该交换芯片中交换核心模块(Switch Core)的设计实现,通过构建基于UVM的PCIe验证平台,分解DUT相关功能点并编写验证用例完成功能验证。交换核心实现包括PCIe数据报文的存储缓冲、排序调度、路由交换与流量控制管理,采用基于虚拟输出队列(Virtual Output Queue)的输入及交叉点联合排队交换结构(Combined Input and Crosspoint Queued),避免队头阻塞(Head-of-Line blocking)的同时满足带宽需求,采用分布式调度算法和共享缓存机制,在简化调度算法的同时减少缓存面积。UVM是当前业界最受欢迎的验证方法学,其基于System Verilog类库且具有可重用性部件,可快速构建具有标准化层次化结构和通信接口的验证平台环境。本文基于UVM的PCIe验证平台可重用重要部件主要包括监视器、分流器、参考模型和记分板等,在验证环境下完成功能验证。本文将以PCIe Memory总线事务验证为主,对关键功能验证点及其验证用例与仿真波形进行分析说明。经VCS模拟仿真,最终DUT实现所有验证用例通过和82.95%的代码覆盖率。在8.0 GT/s原始比特率下,传输128 Bytes数据直通延迟为43.802 ns,x4链路负载带宽最高可达3627.7216 MB/s,经检查评审满足验证要求,实现既定设计目标,RTL代码可进入下一开发流程。

关键词：交换核心 PCI Express UVM 功能验证

基于UVM的AHB-I2C验证平台的设计与实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于UVM的AHB-I2C验证平台的设计与实现

作者：张世闯安徽大学

学位级别：硕士

本文开展验证工作的理论基础是UVM(Universal Verification Methodology)验证方法学和SV(System Verilog)验证语言。UVM在以往各种验证方法学的基础上取长补短,在验证平台架构上做了更加科学且可靠的改动,吸收并改进了各种运行机制和验... 详细信息

本文开展验证工作的理论基础是UVM(Universal Verification Methodology)验证方法学和SV(System Verilog)验证语言。UVM在以往各种验证方法学的基础上取长补短,在验证平台架构上做了更加科学且可靠的改动,吸收并改进了各种运行机制和验证解决方案。结合SV验证语言面向对象编程的优势,可以搭建出更灵活、更实用、复用性更好的UVM验证平台。本文的待测设计AHB-IC是模拟SOC(System on Chip)芯片中从AHB总线到数据转换桥,再通过APB总线到外围设备IC总线的数据传输通路,为了验证其功能特性需要做如下工作:首先,结合相关的技术文档,总结出各个总线和功能模块的基本工作原理与部分功能特性。分析各个总线的功能测试点并对AHB2APB Bridge与APB-IC这两个功能模块做单元级的验证计划,对AHB-IC做集成级的验证计划。然后,基于UVM验证方法学,使用SV验证语言为AHB2APB Bridge与APB-IC这两个模块分别搭建验证平台,充分利用各个组件的功能特性和运行机制,以提升验证平台的效率和稳定性。根据验证计划为各个功能测试点构建相应的随机测试激励,分析仿真波形、收集并分析功能覆盖率进行回归测试,以保证每个模块的功能特性验证工作的正确性和完备性。文章的最后,利用UVM验证平台具有可重用性的特点,对子模块中的个别验证组件做相应总线特性的修改,便可复用子模块的验证环境为AHB-IC构建验证平台。根据总线时序特性编写断言,并结合子模块的测试用例完成集成级的测试用例的构建,分析仿真波形和断言结果,收集并分析断言覆盖率,以对AHB-IC的接口时序和各个组合功能进行验证。

关键词：芯片验证 UVM AHB APB I2C

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于UVM的eMMC原型验证

基于UVM的eMMC原型验证

作者：王耀萱电子科技大学

学位级别：硕士

自2020年美国对华出口芯片管制措施以来，我国加大了自主研发芯片的力度，不少芯片公司破竹而出，开始自主研发本土芯片的IP。随着芯片物联的快速发展，人们对芯片的使用频率越来越高，对芯片存储的需求也越来越高，嵌入式存储芯片eMMC... 详细信息

自2020年美国对华出口芯片管制措施以来，我国加大了自主研发芯片的力度，不少芯片公司破竹而出，开始自主研发本土芯片的IP。随着芯片物联的快速发展，人们对芯片的使用频率越来越高，对芯片存储的需求也越来越高，嵌入式存储芯片eMMC也在不断发展成为当今市场主流的存储设备。随之而来的是我国大量科技公司投身于eMMC芯片的IP开发中，随着大规模芯片的集成设计，对芯片的功能验证也变得更加复杂和困难。传统的验证方法已经无法满足现代芯片设计的需求，因此需要一种更加自动化和标准化的验证方法来应对这些挑战。　　本文利用当前主流的数字前端设计之通用验证方法学UVM，搭建一个自适应和可复用的验证平台，并针对eMMC的功能特性设计测试激励，通过测试激励对eMMC进行功能验证，最后根据仿真软件对仿真结果和验证覆盖率做分析，不断完善测试激励，直至最终的覆盖率平均达到了95%，证明了本设计达到了验证的目的，已完成对其功能完备性的验证。本文除了设计验证测试激励，同时旨在用UVM搭建一个具有高度灵活性，可移植和复用的验证平台。　　本文在第一章介绍了UVM验证方法学的发展。第二章介绍了待验证eMMC的协议标准和功能特性，包括其系统架构、设备概况、总线通信和速度模式和系统工作模式等。第三章详细介绍了UVM验证方法学的主要内容如UVM的组件和内建机制等，并介绍了基于UVM对eMMC的验证思路等。第四章主要介绍了UVM验证平台的搭建如组件模块、寄存器模型和计分板等的代码设计细节和功能测试激励的设计代码细节等。第五章主要介绍了在仿真软件下eMMC的仿真结果，通过仿真报告不断修改测试激励，直至仿真结果达到验证要求。

关键词： UVM eMMC 验证平台测试激励覆盖率