检索结果-南通市图书馆

作者：张鑫西安电子科技大学

学位级别：硕士

无线传感器网络(Wireless Sensor Network,WSN)是一种综合了软件、硬件、算法等多种学科和技术的分布式传感网络。该研究领域早在上个世纪就受到了全世界众多国家和机构的关注与研究,它可广泛应用于军事、工业、环境等领域。它通过收集... 详细信息

无线传感器网络(Wireless Sensor Network,WSN)是一种综合了软件、硬件、算法等多种学科和技术的分布式传感网络。该研究领域早在上个世纪就受到了全世界众多国家和机构的关注与研究,它可广泛应用于军事、工业、环境等领域。它通过收集数据、整理数据、无线传输数据,最终到达用户终端,从而实现人与世界互联互通。例如以低速低功耗为代表的超宽带(Ultra Wide Band,UWB)技术目前在室内定位等领域具有广阔的发展前景。在无线传感器网络协议中,媒体访问控制(Medium Access Control,MAC)是其中重要的一环,它负责数据的多路复用、避免碰撞冲突、数据帧检测等功能,它的好坏直接影响着整个WSN的性能。目前国内外相关芯片大多数是将MAC层的任务交由微控制单元来处理,这样做虽然节约了部分面积,但是牺牲了一定的性能和灵活性,所以单独设计MAC控制器就是一件非常有意义的工作。本文以IEEE802.15.4a为标准,同时兼容IEEE802.15.4标准,通过软硬件协同的设计方法,设计了基于risc-Ⅴ的无线传感器网络MAC控制器,可用于对该标准下定义的物理层设备提供介质访问控制服务以及数据的传输和处理。将MAC层的大部分功能通过硬件电路的方式实现,同时加入了risc-ⅴ处理器实现CSMA/CA机制,为该标准下MAC层的设计提供了一种全新的设计方案和思路。本文设计的MAC控制器主要包含三大部分:发送部分、接收部分以及基于risc-Ⅴ的处理器部分,它们可以实现与该标准下的物理层之间的数据收发、数据解析、CRC校验、信道访问的功能。将数据的发送、接收和处理从上层协议中分离出来,利用硬件电路并行工作的优点,配合可编程的状态机,使这些机械性的、重复性的操作更加简单高效,也保证了一定的灵活性。同时,将CSMA/CA机制从上层协议中分离出来嵌入到MAC控制器中,通过独立的、轻量级的32位risc-Ⅴ架构搭配相应的指令集实现该算法,这将进一步减轻MCU的负担,其中处理器的微架构采用经典的五级流水线。该MAC控制器融合了硬件电路与软件程序,不仅提高了整个WSN系统的工作效率,而且还可以利用risc-ⅴ处理器通用架构以及开源免费的特点,实现更加具有拓展性的功能。本文设计的MAC控制器使用赛灵思公司的FPGA作为开发平台,在Vivado软件中完成了上述功能的RTL设计与仿真验证。同时利用Matlab仿真、C语言编程和risc-Ⅴ相关开发工具完成了CSMA/CA算法指令集的设计与验证。最后该MAC控制器在FPGA中的综合结果表明该设计的最高频率为100MHz,使用了2798个查找表和2704个寄存器资源。通过板级测试证明了该设计完全满足预期要求。

关键词： IEEE802.15.4a 媒体访问控制 risc-ⅴ处理器 CSMA/CA

基于开源risc-Ⅴ内核的卷积神经网络加速系统设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于开源RISC-Ⅴ内核的卷积神经网络加速系统设计

作者：贾贤飞东南大学

学位级别：硕士

近些年,卷积神经网络已经被广泛地应用到图像识别、语音识别等领域。但是卷积神经网络算法具备计算密集和存储密集两大特性,使得传统的移动终端设备在部署算法时计算实时性和功耗等方面无法满足特定要求。同时在移动终端设备中,处理器... 详细信息

近些年,卷积神经网络已经被广泛地应用到图像识别、语音识别等领域。但是卷积神经网络算法具备计算密集和存储密集两大特性,使得传统的移动终端设备在部署算法时计算实时性和功耗等方面无法满足特定要求。同时在移动终端设备中,处理器的设计成本占总成本的比例往往较高。因此,研究以开源处理器为核心、具备卷积神经网络硬件加速器的片上系统有着重要的实用意义。本文首先详细地分析了卷积神经网络算法的运算过程及其计算并行性特点,针对不同神经网络模型之间的差异,设计了运算参数可配置的神经网络硬件加速器。加速器内部具有多个并行化的卷积运算单元和数据缓存单元,可以对输入通道以及输出通道的计算进行并行化展开,输入加速器的计算数据均采用量化精度为8bit的定点数进行表示。加速器内部还支持Re LU和Sigmoid两种激活方式,以及最大池化和平均池化两种池化方式。在所设计的硬件加速器基础上,以开源risc-ⅴ处理器RI5CY为核心,通过AXI4总线构建了具有卷积神经网络硬件加速器的加速系统,并设计了相关系统启动、硬件驱动层和应用接口层软件,用于支持算法模型部署。在Xilinx公司的XC7Z100 FPGA平台中利用经典的VGG16网络模型对系统进行测试,系统工作频率为150MHz,硬件加速器的计算吞吐率峰值为129.6GOPS,功耗约为4.8W,能效比为27.1GOPS/W。

关键词：卷积神经网络硬件加速器 risc-ⅴ处理器片上系统

基于risc-Ⅴ的像素芯片低功耗抗辐射控制模块研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于RISC-Ⅴ的像素芯片低功耗抗辐射控制模块研究

作者：方倪华中师范大学

学位级别：硕士

以粒子对撞机等大型科学装置为代表的高能物理实验是当今物理学的一个重要研究课题。硅像素芯片是目前位置灵敏型探测器的研究热点。随着高能实验研究的深入,像素芯片的复杂程度随之增加。现有硅像素芯片通常采用简单的片上低精度数字... 详细信息

以粒子对撞机等大型科学装置为代表的高能物理实验是当今物理学的一个重要研究课题。硅像素芯片是目前位置灵敏型探测器的研究热点。随着高能实验研究的深入,像素芯片的复杂程度随之增加。现有硅像素芯片通常采用简单的片上低精度数字化与逐行扫描式读出。新型硅像素探测器在大面积像素阵列扫描控制、在线实时数据处理、低功耗和抗辐射等方面提出新要求。随着集成电路技术的快速发展,在像素芯片中集成微处理器变得可行。微处理器拥有集成度高、功耗低、执行速度快、易编程等优势,能实现像素芯片中像素阵列智能扫描控制、内部寄存器灵活配置、在线实时数据处理等功能,能够减小数据通量、降低功耗、提高像素芯片综合性能。本论文针对像素探测器芯片的控制需求,设计了一款基于risc-Ⅴ的像素芯片低功耗抗辐射控制模块芯片。本文主要完成以下工作:1.基于risc-Ⅴ开源指令架构的处理器蜂鸟E203设计了一款硅像素芯片控制模块,控制模块内核采用二级流水线设计,顺序执行,兼容RV321基础指令集;并扩展了像素扫描控制自定义指令集Pixel;控制器的数据存储器和指令存储器采用工艺IP,并进行了抗辐照加固设计;采用门控时钟、电源门控等方案实现了低功耗设计,内核功耗为71.337mW,相比未加入低功耗设计节省了 43.96%;2.根据像素探测器芯片的结构,设计了像素扫描模块,该模块具有控制像素阵列扫描方式、扫描分辨率和扫描区域等功能。该控制模块具备完善的SPI、ⅡC等接口,从而合理的减少外部资源的消耗;3.基于ASIC设计流程,采用国产GSMCR013工艺完成了控制模块的后端物理实现。利用EDA工具进行逻辑综合,验证了 50MHz时钟下时序收敛,然后通过APR工具完成像素芯片控制模块的版图,最终版图通过了时序验证和物理验证。目前,该芯片已完成设计,芯片整体面积大小为2859.88μm×2854.98μm,功耗为184.1768mW,满足低功耗硅像素芯片设计要求。

关键词：低功耗 risc-ⅴ处理器门控时钟像素扫描辐照加固

基于risc-Ⅴ的陀螺控制算法扩展指令的设计与实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于RISC-Ⅴ的陀螺控制算法扩展指令的设计与实现

作者：姜程苏州大学

学位级别：硕士

近年来,微机械陀螺被广泛应用于导航、惯性测量、姿态控制等领域,其精度和性能受到陀螺控制算法的影响。但是,微机械陀螺控制算法的硬件实现存在功耗大、通用性差的问题,同时,控制算法的通用方案存在大量的浮点和三角函数计算,硬件实现... 详细信息

近年来,微机械陀螺被广泛应用于导航、惯性测量、姿态控制等领域,其精度和性能受到陀螺控制算法的影响。但是,微机械陀螺控制算法的硬件实现存在功耗大、通用性差的问题,同时,控制算法的通用方案存在大量的浮点和三角函数计算,硬件实现较为复杂。因此,针对微机械陀螺控制算法硬件实现通用性差以及浮点、三角函数硬件实现难度高的问题,设计一款通用处理器有着重要的现实意义。鉴于risc-Ⅴ开源指令集架构模块化、易扩展的特性,本文设计了一款基于risc-Ⅴ架构顺序执行的32位五级流水线处理器,并搭载通用性较强的Wishbone总线及相关外设。处理器内核支持risc-Ⅴ指令集架构中的I、M和F指令集,在内核的设计过程中解决了流水线的数据冲突、结构冲突以及控制冲突问题。针对微机械陀螺控制算法中存在的三角函数计算,本文在流水线增加坐标旋转数字计算方法(Coordinate Rotation Digital Computer,CORDIC)的运算单元,完成标量和向量类型的三角函数指令扩展,并对risc-Ⅴ的工具链进行修改验证。第一,提出串行架构的CORDIC算法完成标量三角函数指令的硬件设计,以节省硬件资源消耗。第二,使用角度预处理和改进的角度编码算法优化迭代过程,大幅度降低迭代次数。第三,设计CORDIC算法的计算结果为单精度浮点格式,使其符合陀螺算法的计算环境。第四,增加向量类型的三角函数指令设计,提高CORDIC运算单元的吞吐量。基于上述软硬件设计,使用risc-Ⅴ官方的测试指令集对处理器内核进行功能测试,结果显示本文设计的I、M和F指令集全部通过测试。接着在FPGA上以50MHz的时钟对设计的处理器进行原型验证,使用集成逻辑分析仪对处理器及外设进行功能仿真,验证了处理器及外设的实际上板功能。最后,对扩展的三角函数指令进行性能测试,得出本文的三角函数计算精度达到10-6,迭代周期从原来的21个周期减少至7～10个周期。相比于处理器使用传统的泰勒级数展开的方式计算三角函数,本文扩展的三角函数汇编指令数量约是传统计算方式指令数量的1/30,标量类型的三角函数指令计算速度约是传统计算方式的25倍,且精确度更高。对处理器进行综合后得出,完成五条三角函数指令的硬件设计后,FPGA的查找表资源仅增加了11.55%,未对硬件资源造成很大的负担。

关键词： risc-ⅴ处理器指令扩展微机械陀螺控制算法 CORDIC优化算法