基于开源RISC-Ⅴ内核的卷积神经网络加速系统设计

作     者：贾贤飞 

作者单位：东南大学 

学位级别：硕士

导师姓名：张萌;马东平

授予年度：2021年

学科分类：12[管理学] 1201[管理学-管理科学与工程(可授管理学、工学学位)] 081104[工学-模式识别与智能系统] 08[工学] 0835[工学-软件工程] 0811[工学-控制科学与工程] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

主      题：卷积神经网络 硬件加速器 RISC-Ⅴ处理器 片上系统 

摘      要：近些年,卷积神经网络已经被广泛地应用到图像识别、语音识别等领域。但是卷积神经网络算法具备计算密集和存储密集两大特性,使得传统的移动终端设备在部署算法时计算实时性和功耗等方面无法满足特定要求。同时在移动终端设备中,处理器的设计成本占总成本的比例往往较高。因此,研究以开源处理器为核心、具备卷积神经网络硬件加速器的片上系统有着重要的实用意义。本文首先详细地分析了卷积神经网络算法的运算过程及其计算并行性特点,针对不同神经网络模型之间的差异,设计了运算参数可配置的神经网络硬件加速器。加速器内部具有多个并行化的卷积运算单元和数据缓存单元,可以对输入通道以及输出通道的计算进行并行化展开,输入加速器的计算数据均采用量化精度为8bit的定点数进行表示。加速器内部还支持Re LU和Sigmoid两种激活方式,以及最大池化和平均池化两种池化方式。在所设计的硬件加速器基础上,以开源RISC-Ⅴ处理器RI5CY为核心,通过AXI4总线构建了具有卷积神经网络硬件加速器的加速系统,并设计了相关系统启动、硬件驱动层和应用接口层软件,用于支持算法模型部署。在Xilinx公司的XC7Z100 FPGA平台中利用经典的VGG16网络模型对系统进行测试,系统工作频率为150MHz,硬件加速器的计算吞吐率峰值为129.6GOPS,功耗约为4.8W,能效比为27.1GOPS/W。