检索结果-南通市图书馆

Low temperature sintered giant dielectric permittivity CaCu_(3)Ti_(4)O_(12) sol-gel synthesized nanoparticle capacitors

引用

Journal of Advanced Dielectrics 2017年第3期7卷 14-23页

作者： Venkata Sreenivas Puli Shiva Adireddy Manish Kothakonda Ravinder Elupula Douglas B.Chrisey Department of Physics and Engineering Physics Tulane University New OrleansLA 70115USA Department of Chemistry Tulane UniversityNew OrleansLA 70115USA

This paper reports on synthesis of polycrystalline complex perovskite CaCu_(3)Ti_(4)O_(12)(as CCTO)ceramic powders prepared by a sol–gel auto combustion method at different sintering temperatures and sintering times,respectively.The effect of sintering time on the structure,morphology,dielectric and electrical properties of CCTO ceramics is investigated.Tuning the electrical properties via different sintering times is demonstrated for ceramic samples.X-ray diffraction(XRD)studies confirm perovskite-like structure at room temperature.Abnormal grain growth is observed for ceramic samples.Giant dielectric permittivity was realized for CCTO ceramics.High dielectric permittivity was attributed to the internal barrier layer capacitance(iblc)model associated with the Maxwell–Wagner(MW)polarization mechanism.

关键词： CCTO cubic giant dielectric permittivity iblc grain growth.

来源：

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

具有多级界面势垒层结构的钙钛矿复合陶瓷的构筑及性能研究

具有多级界面势垒层结构的钙钛矿复合陶瓷的构筑及性能研究

引用

作者：谭君浪云南大学

学位级别：硕士

由于电子信息产业的发展,对电介质元器件的小型化、集成化、多功能化等提出了新的需求。但由于加工精度的限制,通过改善工艺以实现元器件的小型化已变得日益困难。因此,研究和发现具有巨介电性能的材料是解决这一问题的关键。目前CaCuTi... 详细信息

由于电子信息产业的发展,对电介质元器件的小型化、集成化、多功能化等提出了新的需求。但由于加工精度的限制,通过改善工艺以实现元器件的小型化已变得日益困难。因此,研究和发现具有巨介电性能的材料是解决这一问题的关键。目前CaCuTiO等复合钙钛矿巨介电陶瓷材料的性能来源仍存在争议。系统的研究其形成过程和机理依然具有重要意义。本文主要采用沉积氧化物的形式,通过两种路径合成具有多级界面势垒层电容结构的钙钛矿复合陶瓷,并研究了其相组成、微观结构、介电性能、形成过程及巨介电机理。1.利用在微米级CaTiO粉体颗粒的表面水热沉积纳米级的CuO和TiO,并在烧结过程中原位固相反应生成纳米的CaCuTiO区域。其中过量的部分TiO中的Ti占据V"空位生成Ti(?))缺陷,与V(?))缺陷共同产生大量弱俘获电子,在晶粒内部形成纳米半导化区域。这使CaTiO基陶瓷的介电常数得到明显提升,在1 kHz下达到7.78×10。2.以纳米级的TiO作为原料,共沉积纳米级的Ca CO和CuO。煅烧后三者发生固相反应生成微纳米级CaCuTiO相。陶瓷烧结过程中未反应的TiO和析出的CuO阻碍了烧结过程中传质过程,使晶粒内部形成了类石榴状结构。其介电常数得以显著提升,在1 kHz下达到9.86×10,同时保持相对较低的介电损耗。3.纳米级的TiO作为原料,采用水热沉积纳米级的YO和CuO并烧结成瓷。由于YCuTiO存在1/3的A位为空位,导致Ti(?))缺陷的生成并产生更多的弱俘获电子,并使该复合陶瓷具有极高的介电常数,在1 kHz时为4.49×10。实验结论表明,晶粒内部的微纳米半导区共同构成了石榴型的结构。通过阻抗分析发现这些微纳米半导区之间存在一定的势垒并阻碍了弱俘获电子的定向移动,在晶粒内部形成了纳米/微米级的阻挡层电容结构。其与晶界势垒共同构成了多级界面势垒层电容结构,是本文中陶瓷巨介电性能的主要来源。此外,本文进一步研究了在ACuTiO复合钙钛矿陶瓷中构筑多级界面势垒层电容结构以提高介电性能的可行性。

关键词：电介质陶瓷 CCTO 介电性能 iblc NBLC

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

高介电铜氧化物陶瓷的制备及性能研究

高介电铜氧化物陶瓷的制备及性能研究

引用

作者：周锋子河南科技大学

学位级别：硕士

高介电常数氧化物是一类重要的功能材料，在微电子等工业领域有着潜在的应用价值。理解高介电常数对氧化物制备条件的依赖关系及其物理起源具有重要的学术意义。与近十年来广泛研究的复杂氧化物CaCuTiO相比，结构和成分简单的CuO具备类... 详细信息

高介电常数氧化物是一类重要的功能材料，在微电子等工业领域有着潜在的应用价值。理解高介电常数对氧化物制备条件的依赖关系及其物理起源具有重要的学术意义。与近十年来广泛研究的复杂氧化物CaCuTiO相比，结构和成分简单的CuO具备类似的高介电性质，但受关注较少。本研究以CuO陶瓷为对象，通过CuO掺杂制备成多种陶瓷，运用多种手段表征陶瓷的性质，利用唯象模型进行介电机理分析。具体研究包括： 1. CuO陶瓷高介电机理研究。采用传统固相反应法制备了CuO陶瓷，测得样品介电常数对温度和频率的依赖关系。基于晶粒是半导体、颗粒间界为绝缘体假定，综合运用麦克斯韦-瓦格纳机制(Maxwell-Wagner-type)、Arrhenius关系和Cole-Cole方程，理论上较好地拟合了中、低温段CuO陶瓷的介电温谱，指出在中、低温区CuO陶瓷晶粒具有半导体性。 2. CuO掺杂对CuO陶瓷性质的影响研究。针对CuO陶瓷晶粒的半导体性是由于铜挥发出现Cu离子而导致的观点，采用传统陶瓷烧结工艺制备了不同比例CuO掺杂(受主)的CuO陶瓷样品。发现掺杂对CuO陶瓷在室温节电性能有较大影响(ε0–10)。进而利用X射线衍射仪、激光拉曼光谱分析仪、扫描电子显微镜对陶瓷样品进行了表征，得到了样品晶胞体积和晶粒尺寸大小随掺杂比例的变化关系。利用视其颗粒间界阻挡层效应(iblc)对所得样品的高介电性的进行了原理性解释，为对其介电性能的起源进一步研究奠定了基础。

关键词： CuO陶瓷介电常数 iblc Maxwell-Wagner-type 激活能

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

构建高阻态相(晶)界降低CaCu3Ti4O12陶瓷低频介电损耗的研究

构建高阻态相(晶)界降低CaCu3Ti4O12陶瓷低频介电损耗的研究

引用

作者：王明文太原理工大学

学位级别：硕士

在电场作用下,能产生极化效应的材料皆可称为介电材料。介电材料拥有非常广泛的用途,常常被用于电容器、谐振器、滤波器、存储器等电子元器件的制造。随着全球科技的发展,尤其是微电子技术行业的快速发展,传统的介电材料已经很难满足电... 详细信息

在电场作用下,能产生极化效应的材料皆可称为介电材料。介电材料拥有非常广泛的用途,常常被用于电容器、谐振器、滤波器、存储器等电子元器件的制造。随着全球科技的发展,尤其是微电子技术行业的快速发展,传统的介电材料已经很难满足电子元件高性能化和微型化的需要,开发具有高介电常数的介电材料是解决这一难题的关键。具有类钙钛矿结构的高介电材料CaCuTiO(CCTO),由于拥有异常高的室温介电常数(大于10),良好的频率稳定性和热稳定性(100-400 K),是一种潜在的优异高介电材料,具有非常广阔的实用前景。然而CCTO较大的低频介电损耗阻碍了它的实际应用,因此降低低频介电损耗成为了CCTO材料研究的热点。根据之前研究者的结果,CCTO陶瓷由半导性的晶粒和绝缘性的晶界组成,其高介电性质应该起源于内部阻挡层电容(iblc)效应。相关研究发现,增大CCTO陶瓷体电阻可以有效降低低频介电损耗,而陶瓷体晶界的电阻远大于晶粒的电阻,所以可以通过构建高阻态的相(晶)界来降低CCTO陶瓷的低频介电损耗。本论文设计通过使用高绝缘氧化物CuO、ZnO、AlO包覆CCTO晶粒增加CCTO陶瓷相界电阻、HO氧化处理减少CCTO陶瓷氧空位含量以及使用含碳烧结技术提高CCTO陶瓷晶粒晶界氧化程度等方法来降低CCTO陶瓷的低频介电损耗。在本论文中,作者通过溶胶-凝胶法与机械球磨法相结合,制得分散性良好的微米级CCTO陶瓷粉体,然后将ZnO纳米粉体包覆在分散性良好的CCTO陶瓷微米粉体表面,制备出具有高阻态相界的xZnO/CCTO(x=0、0.02、0.05、0.1)复合陶瓷样品。经过表征测试,发现ZnO/CCTO复合陶瓷在100Hz-13 kHz频率范围内,其介电常数高达1.3×10且介电损耗小于0.1,说明ZnO有提高CCTO陶瓷介电常数的作用。本论文又采用了类似的方法设计制备了xCuO/CCTO(x=0、0.02、0.05、0.1、0.2)复合陶瓷,其中CuO在高温缺氧环境中转变为CuO。经过测试,发现CuO不仅可以有效降低CCTO陶瓷的低频介电损耗,还可以提高陶瓷的介电常数频率稳定性,在30Hz-30 kHz频率范围内,其介电损耗低于0.05且最低介电损耗低至0.015,而介电常数依然高达9.0×10。作者依然用类似方法制备出具有高阻态相界的xAlO/CCTO(x=0、0.02、0.05和0.1)复合陶瓷样品。对制得的陶瓷样品进行了微观结构和电学性质的测试,发现陶瓷样品的CCTO相中析出的铜相(CuO、CuO)与部分AlO相在高温下反应生成了CuAlO,CuAlO的绝缘性极佳,因此本论文实际制得的陶瓷样品为AlO/CuAlO/CCTO复合陶瓷样品。研究发现,在20Hz-6.4 kHz频率范围内,AlO/CuAlO/CCTO复合陶瓷样品的室温介电损耗低于0.05且最低介电损耗仅为0.019,并且同时保持了较高的介电常数(约3.6×10)。对AlO/CuAlO/CCTO陶瓷样品进行HO氧化处理后,其介电常数依然高达3.0×10,低介电损耗(小于0.05)的频率范围由原来的20 Hz-6.4 kHz拓展到20 Hz-13.7 kHz,同时复合陶瓷的频率稳定性得到轻微提高。我们又使用溶胶-凝胶法制备出了分散性良好的(200 nm左右)CCTO亚微米粉体,并将CCTO粉体与质量分数为2%的石墨粉混合后烧结得到CCTO陶瓷样品。对得到的陶瓷样品进行微观结构和电学性质的测试,发现1020℃烧结10 h得到的陶瓷样品,介电损耗在20 Hz-137 kHz频率范围内低于0.05,尤其在40 Hz-2 kHz频率范围内低于0.01且最低介电损耗低至0.0065,而陶瓷样品在保持低介电损耗的同时其介电常数在测试频率(20Hz-2 MHz)范围内依然具有良好的频率稳定性且高达2.3×10。1080℃烧结20 h得到的陶瓷样品,介电常数高达4.3×10,在20 Hz-30 kHz频率范围内介电损耗低于0.05且最低介电损耗低至0.009。

关键词： CaCu3Ti4O12 iblc 低频介电损耗金属氧化物 H2O2 碳

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

欢迎您,

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案：

请选择收藏分类：

通借通还

欢迎您,

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：