检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

软硬件协同的远端内存系统研究

高技术通讯 2023年第10期33卷 1009-1019页

作者：李海锋刘珂陈明宇中国科学院计算技术研究所北京100190 中国科学院大学北京100049

针对当前远端内存系统中页面预取与页面替换因操作系统与应用程序之间语义鸿沟导致的局限性问题,本文提出一个软硬件协同的远端内存系统。通过在内存控制器中增加热点页面提取表,将实时访存的热点页面信息通过内存中的缓冲区传送给操作... 详细信息

针对当前远端内存系统中页面预取与页面替换因操作系统与应用程序之间语义鸿沟导致的局限性问题,本文提出一个软硬件协同的远端内存系统。通过在内存控制器中增加热点页面提取表,将实时访存的热点页面信息通过内存中的缓冲区传送给操作系统。同时,通过对访存信息的学习,构建了高精度的异步预取框架与替换框架,降低应用关键数据路径的开销,提升远端内存系统的性能。本文利用内存跟踪工具构建了一个原型仿真系统。实验证明,在拥有全局实时访存信息后,预取框架可以实现超过90%的准确率与覆盖率,与谷歌提出的远端内存系统Fastswap相比,性能提升59%。相比于内核默认替换框架,替换框架使应用性能提升30%。

关键词：远端内存系统软硬件协同预取框架替换框架

在线全文

学校读者我要写书评

暂无评论

软硬件协同设计的SEU故障注入技术研究

电子学报 2018年第10期46卷 2534-2538页

作者：王晶荣金叶周继芹于航申娇张伟功首都师范大学信息工程学院北京100048 北京微电子技术研究所北京100076 首都师范大学电子系统可靠性技术北京市重点实验室北京100048

针对现有容错计算机故障注入方法缺乏对空间环境中频发的单粒子故障模型的支持,本文提出了一种利用背板技术的软硬件协同仿真与故障注入技术,分别针对寄存器部件和存储器部件的特性,设计了多位错误的单粒子故障模型,在寄存器传输级实现... 详细信息

针对现有容错计算机故障注入方法缺乏对空间环境中频发的单粒子故障模型的支持,本文提出了一种利用背板技术的软硬件协同仿真与故障注入技术,分别针对寄存器部件和存储器部件的特性,设计了多位错误的单粒子故障模型,在寄存器传输级实现了通过软件生成故障并注入到硬件设计中的软硬件协同故障注入方案,避免了在硬件设计中修改代码生成故障破坏系统完整性的问题.基于Leon2内核的故障注入实验表明,本文设计的平台为处理器容错设计提供了一个自动化、非侵入、低开销的故障注入和可靠性评估方案.

关键词：容错故障注入软硬件协同单粒子翻转微处理器寄存器传输级

在线全文

学校读者我要写书评

暂无评论

软硬件协同的异构神经网络加速器研究

软硬件协同的异构神经网络加速器研究

作者：李松松中国科学技术大学

学位级别：硕士

近年来,随着脑神经科学的研究不断深入,以神经网络为代表的深度学习应用在学术界、工业界获得了广泛的关注。神经网络总的来说包含两类,即人工神经网络和脉冲神经网络。人工神经网络以其强大计算力在识别能力上见长。而脉冲神经网络则... 详细信息

近年来,随着脑神经科学的研究不断深入,以神经网络为代表的深度学习应用在学术界、工业界获得了广泛的关注。神经网络总的来说包含两类,即人工神经网络和脉冲神经网络。人工神经网络以其强大计算力在识别能力上见长。而脉冲神经网络则在认知能力、决策能力方面见长。两类神经网络中都包含大量并行性操作,而传统的通用处理平台难以充分捕获其中的并行性。因此,这几年神经网络加速硬件呈爆发式发展。目前,主流的神经网络加速器普遍存在两方面问题:1.仅支持特定类型的神经网络,缺乏对两类神经网络的共同支撑。然而在现实情况中,以脉冲神经网络进行决策来降低计算功耗,以人工神经网络执行特定任务来提升准确度是较为完美的搭配。异构神经网络加速器一方面能够满足真实的场景需求,另一方面能够促进两类神经网络交叉领域研究。2.过多关注所能实现的功能完备性,在软件层面对神经网络的优化较少。而针对算法的优化能够以微小代价换取大幅计算量的降低,这显然更有利于硬件加速器性能的提升。为解决上述问题,本文采用软硬件协同的方式,探讨研究了异构神经网络加速器的设计方案。本文的主要贡献点如下:1.在软件层次对人工神经网络和脉冲神经网络进行统一抽象,阐明了高效实现异构神经网络的最小硬件集合。2.针对脉冲神经网络提出一种近似计算方法,三组实验证明该近似计算方法可以保证在模型精度轻微损失的情况下,大幅降低脉冲神经网络的计算量。3.设计了一款异构神经网络加速器核,该加速器核可以同时实现对两类神经网络以及脉冲神经网络近似计算过程的支持。同时给出了一种将加速器核拓展为多核的设计方案。4.基于ZCU 102 FPGA平台实例化了一款异构神经网络加速器GNU,并在其上运行了 3种网络应用。结果显示相较于以往的一些加速器工作,GNU在相同的任务中可以实现更高的吞吐率。

关键词：脉冲和人工神经网络软硬件协同统一抽象近似计算异构神经网络加速器

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于软硬件协同的细粒度安全域隔离机制

高技术通讯 2024年第1期34卷 33-45页

作者：李亚伟章隆兵王剑计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049

基于内存篡改的攻击能够恶意地修改程序执行环境的关键数据,给程序提供一个安全可信的执行环境是抑制恶意软件的有效手段。本文提出了一种基于软硬件协同的解决方案,能够以函数调用为粒度,为程序执行提供相对隔离的安全执行环境。为了... 详细信息

基于内存篡改的攻击能够恶意地修改程序执行环境的关键数据,给程序提供一个安全可信的执行环境是抑制恶意软件的有效手段。本文提出了一种基于软硬件协同的解决方案,能够以函数调用为粒度,为程序执行提供相对隔离的安全执行环境。为了配合软件,在底层提供了2大硬件支撑:load/store指令在访存时都要进行地址检查,同时也设置了访问属性;在硬件页表上增加了函数调用隔离域(CFID),在TLB转换时进行安全隔离的检查。提供了2种不同场合的数据共享访问策略,在GEM5上实现了原型系统,通过运行安全测试集,能够有效地隔离非安全环境。相比于虚拟机和特权级切换的方法,本文的硬件实现几乎没有切换损耗。在SPEC CPU 2006的测试集中,本文提出的硬件隔离机制总体性能损耗低于3%。

关键词：细粒度隔离执行硬件安全软硬件协同

在线全文

学校读者我要写书评

暂无评论

软硬件协同循环优化方法的设计与实现

计算机辅助设计与图形学学报 2013年第10期25卷 1574-1581页

作者：王琪鲍丽丹张铁军王东辉侯朝焕中国科学院声学研究所数字系统集成实验室北京100190 中国科学院大学北京100049

为了提升处理器执行循环的性能,降低循环开销,提出一种适用于多发射数字信号处理器(DSP)的软硬件协同循环优化方法.在对循环体量化分析的基础上,利用编译器进行循环标志指令的插入和循环开销指令的删除,并由新增的硬件专用循环单元根据... 详细信息

为了提升处理器执行循环的性能,降低循环开销,提出一种适用于多发射数字信号处理器(DSP)的软硬件协同循环优化方法.在对循环体量化分析的基础上,利用编译器进行循环标志指令的插入和循环开销指令的删除,并由新增的硬件专用循环单元根据循环标志指令携带的信息实现循环计数器的增减和取指地址的计算等功能,达到零开销循环的目的.在多发射DSP SuperV_EF01上的实验结果表明,应用文中方法后,指令周期数和汇编代码大小平均降低了20.94%和4.06%.

关键词：循环优化零开销循环软硬件协同

软硬件协同的SRv6转发加速体系架构和实现技术研究

在线全文

学校读者我要写书评

暂无评论

软硬件协同的SRv6转发加速体系架构和实现技术研究

作者：刘嘉豪国防科技大学

学位级别：硕士

由于SRv6技术具有流量控制能力强、可编程性高的优点，当前正在被广泛的使用到进行网络管理、实现流量工程中。随着IETF标准化进程的推进，SRv6技术的功能也越来越丰富和完善，可以预见，SRv6转发是未来的发展趋势。　　为了与快速发展... 详细信息

由于SRv6技术具有流量控制能力强、可编程性高的优点，当前正在被广泛的使用到进行网络管理、实现流量工程中。随着IETF标准化进程的推进，SRv6技术的功能也越来越丰富和完善，可以预见，SRv6转发是未来的发展趋势。　　为了与快速发展的SRv6新技术匹配，目前通常采用软件实现SRv6转发，保证对新扩展的转发行为的支持。然而SRv6转发过程中存在多次的查表、匹配、修改报文头等操作，基于软件实现SRv6转发会产生较大的性能瓶颈，影响转发质量。本文针对以上问题，对软硬件协同处理的SFA（SRv6ForwardingAccelerating）体系架构展开研究，主要工作与创新点包括：　　1.提出了一种能够实现高性能SRv6转发处理的体系架构——SFA。将SRv6数据包转发处理流程进行解耦，将I/O密集的工作卸载到硬件中，在软件中处理状态管理、路径决策等工作，采用软硬件协同处理的方式提高SRv6转发性能，使该架构具有强大的灵活性和可扩展性。　　2.将硬件流水线解耦为定制功能流水线与快速转发流水线，进行不同的处理，支持结构化SID的扩展，使架构兼具高性能和灵活性。并且根据SRv6转发中不同转发指令，针对SFA架构设计了对应的SRv6转发表和处理流程，支持多种不同的转发行为，提高了模型的网络编程能力，有效提高了SFA架构的整体处理性能。　　3.基于银河衡芯NP平台实现了软硬件协同处理的SFA架构的系统原型，并对系统原型进行功能性测试和性能测试。实验结果表明，SFA架构能够基于SRv6实现网络流量工程，SRv6端到端传输的吞吐量，能够支持转发行为的扩展，具有强大的网络编程和控制能力。　　综上所述，为了解决目前SRv6转发过程中存在的不足，本文提出了软硬件协同处理的SRv6转发实现架构——SFA。该架构通过软硬件协同处理的方式，将SRv6转发过程中的工作分配到软件和硬件中，并采用双硬件流水线的架构实现模型，有效提高了SRv6端到端传输的吞吐量。

关键词： SRv6技术转发处理 SFA架构软硬件协同

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

软硬件协同的遗传算法设计

计算机技术与发展 2021年第11期31卷 114-121页

作者：聂鑫殷若兰刘海峰智能机器人湖北省重点实验室湖北武汉430205 武汉工程大学计算机科学与工程学院湖北武汉430205 华为技术有限公司广东深圳518000

针对软件和硬件实现方式各自的优点及不足,提出了遗传算法的软硬件协同设计方法,并且将这种方法在FPGA上进行了具体的实现。首先对遗传算法流程中的各个模块进行了详细的分析,根据软硬件的不同特点以及设计实现的目标,对遗传算法的功能... 详细信息

针对软件和硬件实现方式各自的优点及不足,提出了遗传算法的软硬件协同设计方法,并且将这种方法在FPGA上进行了具体的实现。首先对遗传算法流程中的各个模块进行了详细的分析,根据软硬件的不同特点以及设计实现的目标,对遗传算法的功能模块进行了软硬件划分,然后对硬件实现的部分进行了详细的介绍,包括模块之间的连接,模块的内部状态机,模块的端口,所有硬件模块的功能仿真。同时,为了保证软硬件之间的正常通讯,提出了一种新的软硬件交互通讯协议。最后将硬件实现部分做成通用IP核,方便其他设计者使用,并给出了软硬件协同的遗传算法在二进制问题和0-1背包问题两个实例中的具体应用数据。通过与纯软件实现方式的实验数据进行比较,提升了算法运行时间50%的效率,且算法的收敛性保持一致,进一步验证了该算法的适用性及高效性。

关键词：遗传算法 FPGA 软硬件协同软硬件划分 IP核 0-1背包问题

在线全文

学校读者我要写书评

暂无评论

软硬件协同仿真的自动化验证平台设计

软硬件协同仿真的自动化验证平台设计

作者：蒋心祝西安电子科技大学

学位级别：硕士

芯片设计规模不断增大,芯片验证工作占据芯片开发过程约70%的时间,对验证技术的研究成为目前IC行业发展的重点之一。验证环节中,由于设计代码规模增大,使用传统软件模拟,耗时较长,严重影响项目进度,目前已使用的协同仿真,大多只对设计... 详细信息

芯片设计规模不断增大,芯片验证工作占据芯片开发过程约70%的时间,对验证技术的研究成为目前IC行业发展的重点之一。验证环节中,由于设计代码规模增大,使用传统软件模拟,耗时较长,严重影响项目进度,目前已使用的协同仿真,大多只对设计进行仿真加速,软硬件之间通信同步的时间较长,降低了硬件的原始性能;同时,验证平台日益复杂,验证平台搭建耗时在验证工作周期中所占比例日益凸显。因此,对于较大规模芯片验证工作,设计一个软硬件协同仿真的自动化验证平台,可以最大程度发挥硬件的原始性能,并保证验证环境的高性能和可复用性,具有重要意义。本文主要研究了软硬件协同仿真方法和利用Python语言实现验证平台自动化搭建。采用的软硬件协同仿真,相较于软件仿真与硬件加速设计代码的仿真方式,将验证平台中所有带有时序的代码移植到硬件一侧与设计代码一起进行加速,硬件与软件之前的通信不再基于准确的时钟周期,而是基于无时序的事物,更好地发挥了硬件的原始性能并极大较少了软硬件之间的通信时间;传统子系统级以上协同验证环境大多基于C语言搭建,与模块级用UVM搭建的验证环境较为脱节,本文中软件一侧验证环境仍基于UVM搭建,可更好实现从底层到顶层验证环境的复用;利用Python设计的自动化代码生成系统,相较于其他自动化系统,充分考虑到对脚本系统不熟悉的情况,只需填入待测设计相关信息,可一键生成与待测设计相匹配的验证环境,对任意待测设计适用,具有通用性。本文主要完成的工作有:1.研究了UVM验证环境层次化结构,通过分析UVM组件中时序部分与无时序部分的代码,对传统UVM验证环境进行划分,将所有包含时序的代码移植到硬件一侧,例化为可综合的总线功能模型,与设计部分代码一起在硬件中进行仿真加速,软件一侧切割后无时序部分为总线功能模型代理,实现了HVL-HDL双域结构验证环境的设计。2.研究了SCE-MI协议,基于此协议设计了HVL域与HDL域之间的通信API,主要实现了基于函数的接口,由HVL域一侧的总线功能模型代理调用HDL域一侧总线功能模型中包含时序的任务,通过C封装层完成任务的导入与导出,实现了HVL域与HDL域之间基于无时序事物的数据传输。3.基于Python脚本和Mako模板设计了自动化代码生成系统,通过Yaml格式文件收集待测设计信息,利用Mako模板对标准验证环境代码进行替换与选择,并完成中心化代码系统,实现了一键生成与待测设计相匹配的验证环境。4.将本文设计的验证平台应用到手机基带芯片的测试中,并基于仿真结果对性能优化进行了分析。以BPSS子系统为例,验证平台搭建时间缩短了15个工作日,仿真提速19倍;UPCSS子系统仿真提速17倍,PERSS子系统仿真提速21倍,ModemCu模块仿真提速1.3倍,子系统以上仿真提速明显。本文研究的软硬件协同仿真自动化验证平台,实现了仿真性能提升和验证平台搭建时间缩短的目标,具有较强的实用性。

关键词：软硬件协同仿真加速自动化 UVM

适用于边缘计算的卷积神经网络软硬件协同加速器的设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

适用于边缘计算的卷积神经网络软硬件协同加速器的设计

作者：程浩华中科技大学

学位级别：硕士

近年来,随着无人驾驶、智能机器人、遥感图像等领域的迅速发展,卷积神经网络(Convolutional Neural Network,CNN)算法在图像分类、目标检测、特征提取等方面以极大的优势得到了广泛的应用,取得了令人瞩目的成果。如今,鉴于边缘设备的数... 详细信息

近年来,随着无人驾驶、智能机器人、遥感图像等领域的迅速发展,卷积神经网络(Convolutional Neural Network,CNN)算法在图像分类、目标检测、特征提取等方面以极大的优势得到了广泛的应用,取得了令人瞩目的成果。如今,鉴于边缘设备的数量逐年快速增长以及CNN模型的复杂化,云端无法实时有效处理所有边缘设备的CNN计算,CNN计算过程向边缘设备转移。但是边缘设备在CNN计算方面存在性能差和能效低等问题。因此,需要一种高算力低能耗的CNN加速器来满足CNN在边缘设备的计算需求,适应当前万物互联的时代。本文着眼于边缘计算设备完成CNN计算时高算力和低能耗的需求,设计并实现了一种适用于边缘计算的CNN软硬件协同加速器。首先,针对传统CNN加速架构无法利用CNN的稀疏性而导致计算效率低的问题,本文提出了一种中心对称矩阵替换卷积核并搭配剪枝的算法,在不影响CNN模型准确率的前提下大幅度降低CNN的计算量,实现了乘法复用并保持了计算的规律性和准确性,从而保证了CNN计算的高算力;其次,针对传统分块计算方式导致加速器出现实时性差和资源利用不充分的问题,设计了一种混合分块的方法来高效配置根据算法所设计的处理单元,使之在充分利用加速器计算资源的同时又能消除加速器内部处理单元之间的阻滞现象,保证了CNN计算的实时性和高算力;最后,针对片外存储访问能耗高的问题,设计了RLC编解码的方案并使用片上SRAM和新的数据流方式实现对数据的缓存和复用,实现片外存储访问功耗的降低。本文首先基于软硬件协同的方法构建了CNN加速器的模型,采用Verilog HDL完成了CNN加速器的设计,并通过Modelsim 10.6d的编译仿真环境完成了加速器的功能仿真,然后基于Xilinx Artix-7 FPGA平台完成了加速器的原型验证,最后采用TSMC90nm CMOS工艺完成了加速器从DC综合到ICC物理版图设计的ASIC实现。将本文设计与现有的CNN加速器Shi Dian Nao、SCNN和Spar Ten相比,加速比分别达到3.6、1.5和1.2,在能耗方面相比减少了58.3%、41.2%和16.7%。数据结果表明,本文设计的软硬件协同加速器可以满足边缘设备进行CNN计算所需要的高算力和低能耗的需求。

关键词：边缘计算卷积神经网络软硬件协同中心对称矩阵