软硬件协同仿真的自动化验证平台设计

作     者：蒋心祝 

作者单位：西安电子科技大学 

学位级别：硕士

导师姓名：宋建军;刘斌

授予年度：2019年

学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 0812[工学-计算机科学与技术（可授工学、理学学位）] 081202[工学-计算机软件与理论] 

主      题：软硬件协同 仿真加速 自动化 UVM 

摘      要：芯片设计规模不断增大,芯片验证工作占据芯片开发过程约70%的时间,对验证技术的研究成为目前IC行业发展的重点之一。验证环节中,由于设计代码规模增大,使用传统软件模拟,耗时较长,严重影响项目进度,目前已使用的协同仿真,大多只对设计进行仿真加速,软硬件之间通信同步的时间较长,降低了硬件的原始性能;同时,验证平台日益复杂,验证平台搭建耗时在验证工作周期中所占比例日益凸显。因此,对于较大规模芯片验证工作,设计一个软硬件协同仿真的自动化验证平台,可以最大程度发挥硬件的原始性能,并保证验证环境的高性能和可复用性,具有重要意义。本文主要研究了软硬件协同仿真方法和利用Python语言实现验证平台自动化搭建。采用的软硬件协同仿真,相较于软件仿真与硬件加速设计代码的仿真方式,将验证平台中所有带有时序的代码移植到硬件一侧与设计代码一起进行加速,硬件与软件之前的通信不再基于准确的时钟周期,而是基于无时序的事物,更好地发挥了硬件的原始性能并极大较少了软硬件之间的通信时间;传统子系统级以上协同验证环境大多基于C语言搭建,与模块级用UVM搭建的验证环境较为脱节,本文中软件一侧验证环境仍基于UVM搭建,可更好实现从底层到顶层验证环境的复用;利用Python设计的自动化代码生成系统,相较于其他自动化系统,充分考虑到对脚本系统不熟悉的情况,只需填入待测设计相关信息,可一键生成与待测设计相匹配的验证环境,对任意待测设计适用,具有通用性。本文主要完成的工作有:1.研究了UVM验证环境层次化结构,通过分析UVM组件中时序部分与无时序部分的代码,对传统UVM验证环境进行划分,将所有包含时序的代码移植到硬件一侧,例化为可综合的总线功能模型,与设计部分代码一起在硬件中进行仿真加速,软件一侧切割后无时序部分为总线功能模型代理,实现了HVL-HDL双域结构验证环境的设计。2.研究了SCE-MI协议,基于此协议设计了HVL域与HDL域之间的通信API,主要实现了基于函数的接口,由HVL域一侧的总线功能模型代理调用HDL域一侧总线功能模型中包含时序的任务,通过C封装层完成任务的导入与导出,实现了HVL域与HDL域之间基于无时序事物的数据传输。3.基于Python脚本和Mako模板设计了自动化代码生成系统,通过Yaml格式文件收集待测设计信息,利用Mako模板对标准验证环境代码进行替换与选择,并完成中心化代码系统,实现了一键生成与待测设计相匹配的验证环境。4.将本文设计的验证平台应用到手机基带芯片的测试中,并基于仿真结果对性能优化进行了分析。以BPSS子系统为例,验证平台搭建时间缩短了15个工作日,仿真提速19倍;UPCSS子系统仿真提速17倍,PERSS子系统仿真提速21倍,ModemCu模块仿真提速1.3倍,子系统以上仿真提速明显。本文研究的软硬件协同仿真自动化验证平台,实现了仿真性能提升和验证平台搭建时间缩短的目标,具有较强的实用性。