检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

650V功率VDMOS结终端扩展优化设计

650V功率VDMOS结终端扩展优化设计

作者：潘晓伟西南交通大学

学位级别：硕士

高压VDMOS器件需要借助终端结构来缓解结弯曲引起的曲率效应。在VDMOS器件设计中,高击穿电压、短终端长度、低漏电流和低表面电场峰值等性能参数的终端结构对芯片的稳定性和可靠性至关重要。联合传统的场板、场限环、结终端扩展(JTE)等... 详细信息

高压VDMOS器件需要借助终端结构来缓解结弯曲引起的曲率效应。在VDMOS器件设计中,高击穿电压、短终端长度、低漏电流和低表面电场峰值等性能参数的终端结构对芯片的稳定性和可靠性至关重要。联合传统的场板、场限环、结终端扩展(JTE)等终端技术形成的复合终端结构在学术界获得广泛研究。本文对650V VDMOS器件的多场限环(MFLR)、复合场板多场限环(FP-MFLR)、单区JTE和复合场板JTE(FP-JTE)四种终端结构进行优化设计。通过分析PN结耐压机理,采用碰撞电离率Lackner模型对650V VDMOS元胞结构进行仿真设计。并对其静态参数进行测试,击穿电压达到773.3V,导通电阻为6.73Ω,阈值电压为2.66V,满足了设计要求。此结构为穿通型设计,最大电场为2.55×10V/cm。在确定元胞结构外延参数的基础上,不改变工艺条件对单场限环、多场限环、金属与多晶硅复合场板及单区JTE结构进行优化。研究发现,主结与场限环同时击穿时,击穿点并不在同一水平线上,而是由内向外逐渐靠近硅表面;最外环为非穿通型击穿,其余各环为穿通型击穿,各环结表面电场峰值从主结处由内向外逐渐增大,主结处表面电场峰值略低于场限环处;金属场板完全笼盖住多晶硅,适当的多晶硅和金属场板长度使表面电场呈现三个峰值,多晶硅场板拉低主结与金属场板两处的表面电场峰值;密封保护环或者沟道截止环放置在耗尽层边界外以避免对终端结构的耐压造成影响。基于此,设计的6FLRs终端结构耐压达到679V,在183.8μm的终端长度下,将表面电场峰值降低至2.34×10V/cm;将FP-MFLR结构的终端长度缩小至171.8μm,其耐压达到700.0V,表面电场低至2.11×10V/cm;单区JTE结构的耐压为713.4V,终端长度进一步缩小至141.8μm,表面电场峰值在四种结构中最小,值为1.9×10V/cm;FP-JTE结构的击穿电压达到最大,值为757.7V,耐压效率98%,几乎接近元胞区结构的击穿电压,具有最小的终端长度139.2μm,表面电场峰值为2.28×1 05V/cm。除此之外,四种终端结构均相容于传统工艺,操作方便易实现。同时,FP-MFLR与FP-JTE结构受界面电荷影响小,稳定性和可靠性相对较高。

关键词：终端结构击穿电压多场限环结终端扩展表面电场峰值

结终端采用JTE保护技术的4H-SiC PiN二极管模拟和研制(英文)

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

计算物理 2011年第2期28卷 306-312页

作者：张发生张玉明中南林业科技大学计算机与信息工程学院湖南长沙410004 西安电子科技大学微电子学院陕西西安710071

利用二维器件模拟软件ISE-TCAD 10.0,对结终端采用结扩展保护技术的4H-SiC PiN二极管平面器件进行反向耐压特性的模拟,并获得许多有价值的模拟数据.依据所得的模拟数据进行此种二极管器件的研制.实验测试表明,此二极管的模拟优化数据与... 详细信息

利用二维器件模拟软件ISE-TCAD 10.0,对结终端采用结扩展保护技术的4H-SiC PiN二极管平面器件进行反向耐压特性的模拟,并获得许多有价值的模拟数据.依据所得的模拟数据进行此种二极管器件的研制.实验测试表明,此二极管的模拟优化数据与实验测试的结果一致性较好,4H-SiC PiN二极管所测得到的反向电压达1 600 V,该反向耐压数值达到理想平面结的击穿耐压90%以上.

关键词： 4H-SiC PiN二极管结终端扩展仿真工艺击穿电压

在线全文

学校读者我要写书评

暂无评论

基于埋层结构的高压功率MOS器件终端设计

固体电子学研究与进展 2022年第5期42卷 352-356页

作者：宋迎新马捷侯杰孙德福刘进松李泽宏任敏济南市半导体元件实验所济南250014 电子科技大学成都611731

为改善传统结终端延伸(JTE)结构的终端注入剂量偏低、终端对表面固定电荷敏感、终端尺寸优化不够等缺陷,设计了一种基于场板(FP)与埋层(BL)的新型终端结构,用于降低表面固定电荷对击穿电压的影响,并且通过提高JTE区域的掺杂剂量,同时优... 详细信息

为改善传统结终端延伸(JTE)结构的终端注入剂量偏低、终端对表面固定电荷敏感、终端尺寸优化不够等缺陷,设计了一种基于场板(FP)与埋层(BL)的新型终端结构,用于降低表面固定电荷对击穿电压的影响,并且通过提高JTE区域的掺杂剂量,同时优化表面电场,实现了终端电场更加均衡,提高了击穿电压及减少结终端尺寸。利用仿真软件对提出的新型终端结构进行仿真,对新结构的电场分布、击穿电流电压曲线、击穿电压随终端JTE区注入剂量变化和击穿电压随表面固定电荷Qf变化四个方面进行分析,结果表明:相比传统JTE终端,本文设计的新型终端尺寸缩短16%,耐压提升约20%,同时可靠性也有所提升。

关键词：结终端扩展埋层高能离子注入金属场板击穿电压

一种900 V JTE结构VDMOS终端设计

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2016年第4期33卷 129-132页

作者：石存明冯全源陈晓培西南交通大学微电子研究所四川成都611756

垂直双扩散金属氧化物场效应晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor Field Transistor,VDMOS)是由Pbody与外延层之间形成的PN结承受电压,由于工艺限制,元胞区域只能设计为突变结,而终端区域最常用的结构为场限环,... 详细信息

垂直双扩散金属氧化物场效应晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor Field Transistor,VDMOS)是由Pbody与外延层之间形成的PN结承受电压,由于工艺限制,元胞区域只能设计为突变结,而终端区域最常用的结构为场限环,在原理上也相当于突变结耐压.结合结终端扩展(Junction Termination Extension,JTE)技术,引入缓变结耐压,设计了一款900V的终端结构,实现了992.0V的仿真击穿电压,终端效率达到了98.6%,而且有效终端长度仅有130.2μm,在较大程度上减小了芯片的占用面积,提高了击穿电压,而且工艺流程与成熟的深阱场限环基本一致,有较好的兼容性.

关键词：终端结终端扩展缓变结击穿电压

JTE终端碳化硅肖特基势垒二极管的设计与实验

在线全文

学校读者我要写书评

暂无评论

JTE终端碳化硅肖特基势垒二极管的设计与实验

作者：李博西安电子科技大学

学位级别：硕士

4H-SiC材料具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高的优越物理化学特性,适合制作高压、大功率、抗辐照、耐高温的半导体功率器件。4H-SiC肖特基势垒二极管(SBD)具有导通电阻低、开关特性好等优势,在电力电子领... 详细信息

4H-SiC材料具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高的优越物理化学特性,适合制作高压、大功率、抗辐照、耐高温的半导体功率器件。4H-SiC肖特基势垒二极管(SBD)具有导通电阻低、开关特性好等优势,在电力电子领域得到了广泛的应用。高效的终端结构、合理的工艺流程是实现高电压等级SiC SBD的关键因素。在众多的终端结构中,结终端扩展(JTE)以其终端效率高、占用面积小、工艺上易于实现等优势成为制作高压功率器件的首选。实验流片了1700V等级4H-SiC材料制备的SBD,终端结构分别采用场板(FP)终端、结终端扩展(JTE)以及两者结合的复合终端,测试了各终端下器件的正反向特性,评估了所制作器件的性能;通过统计分析验证了FP+JTE复合终端比单独JTE终端在工艺稳定度上的优越性;同时也设计了验证JTE终端长度对击穿电压影响的对比实验,验证了JTE长度的饱和规律。首先,在理论仿真部分,基于1700V等级SBD外延参数的设计,使用Sentaurus软件仿真研究了采用FP终端、JTE终端及FP+JTE复合终端SBD的反向击穿特性;接着,从实际流片的角度出发,结合Trim软件仿真设计了两次离子注入实现JTE终端的所需的离子注入能量和剂量;然后设计了完整的工艺流程,绘制了版图,在版图中分别设计了无终端、FP终端、JTE终端、FP+JTE复合终端的器件以及测试CV的器件图形,同时为了验证JTE终端长度的影响,对于JTE终端设计了长度为20μm,40μm,60μm,80μm,100μm的五组实验;接着进行了完整的流片,流片过程中对关键工艺进行了监控并记录工艺参数;最后,测试了所制作器件的正反向特性,根据测试的正向IV特性提取了器件的开启电压、理想因子、势垒高度、比导通电阻等参数;根据测试的反向IV特性评估了器件的反向性能;根据JTE终端及复合终端在不同电压区间的统计分布结果评估了不同终端的总体器件性能以及工艺稳定性。测试结果显示所制作器件反向击穿特性偏离了预期值,根据离子注入后SIMS测试结果提取实际的注入能量和剂量,重新仿真了器件的反向特性,分析得出器件反向特性偏离预期值的最可能原因是离子注入能量和剂量的偏差,同时也不排除激活退火效果未达预期以及界面电荷对器件性能的影响。尽管如此,在JTE长度对击穿电压的影响方面,仿真结果与实验测试结果具有一致性,JTE长度具有饱和性的规律得到了实验验证。总体来看,本次实验流片验证了所设计JTE终端的有效性和JTE长度的饱和性规律,并验证了复合终端比单纯JTE终端在实际工艺稳定性方面的优势,同时,在各个工艺步骤上积累了工艺经验,能为下一次流片提供有价值的参考。

关键词：碳化硅肖特基势垒二极管结终端扩展实验

4H-SiC高压功率器件的JTE终端设计与优化

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

4H-SiC高压功率器件的JTE终端设计与优化

作者：黄意飞杭州电子科技大学

学位级别：硕士

在功率器件的实际制作过程中,由于扩散而在PN结边缘产生的结弯曲,功率器件的实际耐压远小于设计的理想电压值,因此需要结终端技术来降低结弯曲产生的效应(曲率效应)。本文主要对传统结终端技术进行分析及研究,针对传统JTE终端结构存在... 详细信息

在功率器件的实际制作过程中,由于扩散而在PN结边缘产生的结弯曲,功率器件的实际耐压远小于设计的理想电压值,因此需要结终端技术来降低结弯曲产生的效应(曲率效应)。本文主要对传统结终端技术进行分析及研究,针对传统JTE终端结构存在器件击穿对JTE剂量和界面电荷的敏感问题,提出了改善它们对器件影响的终端结构,本文主要研究内容如下:1、本文介绍了结终端技术的由来,目前国外及国内的结终端技术发展的现状,常见的结终端结构的耐压原理,分析了影响器件耐压的因素以及结终端结构对器件的影响,最后介绍了仿真使用的重要物理模型和仿真软件。2、本文研究一种阶梯型双区JTE结构,该结构在不增加P型杂质离子次数下通过不同掩膜形状来改变离子注入形成后的终端区域,使得双区JTE具有阶梯型的形状。阶梯型的双区JTE使得终端区的电荷分布渐变,从而使得该结构呈现出多区JTE的效果。使用Atlas对该结构进行仿真优化,并分析其器件性能与结构中参数之间的关系,然后与传统的单区和双区JTE结构的器件性能进行比较。仿真结果显示了优化的阶梯型双区JTE结构中,阶梯型区能够在较高的JTE剂量分担传统双区JTE中第一个JTE区的电场,避免了传统双区JTE中第一个JTE区电场过度集中的问题,也即表明阶梯型双区JTE结构增宽了允许JTE注入剂量的变化窗口。同时,在允许最大正界面电荷密度上也进一步得到提升。3、本文在阶梯型双区JTE结构基础上,进一步研究了场限环或者场板两种辅助结构。由于阶梯型双区JTE结构的优势主要发挥在高剂量的情况下,而在低剂量,添加场限环或者场板,来分担主结处的电场,降低在低剂量时主结边缘处的电场峰值,提高器件的击穿电压。而且场板或者场限环可以和元胞区工艺同时完成,不需要添加额外的工艺。通过优化仿真,结果表明这两种辅助结构进一步拓宽了 JTE剂量的窗口。由于场板对界面电荷不敏感,场板辅助阶梯型双区JTE结构进一步改善了界面电荷对器件的影响。

关键词：碳化硅结终端技术击穿电压结终端扩展

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

高压功率MOSFET终端结构设计

高压功率MOSFET终端结构设计

作者：石存明西南交通大学

学位级别：硕士

功率VDMOS以其高输入阻抗、低驱动功率、较快的开关速度、较好的频率特性以及较高的热稳定性等优点,在半导体功率器件中一直占据着非常重要的地位。特别是近年对新能源、汽车电子、电源、照明等方面的需求日益迫切,功率VDMOS为电力电子... 详细信息

功率VDMOS以其高输入阻抗、低驱动功率、较快的开关速度、较好的频率特性以及较高的热稳定性等优点,在半导体功率器件中一直占据着非常重要的地位。特别是近年对新能源、汽车电子、电源、照明等方面的需求日益迫切,功率VDMOS为电力电子领域的发展提供强大支撑的同时也显示出了对社会经济发展的重要性。随着功率VDMOS的应用范围越来越广,击穿电压作为其最基本的性能要求也越来越高。对于低压的器件设计相对比较容易,产品种类繁多市场广泛,而当工作在高击穿电压时,需要考虑许多特殊效应,并且不容易有效控制成本与性能之间的矛盾,这使得中高压器件的设计难度会大很多。高压VDMOS芯片的耐压能力往往由终端决定,终端是利用特殊的结构分担元胞区最外围的高电场,从而保证不会由于Pbody外侧电场集中而导致芯片提前击穿,本文研究的内容主要是联系实际生产工艺对高压芯片的终端结构进行设计。本文首先详细介绍了功率VDMOS元胞的历史演变以及现在的发展状况,然后介绍了半导体器件的基本击穿形式,对雪崩击穿的机理和不同情况PN结雪崩击穿进行了理论分析,并结合实际VDMOS的芯片结构分析解释了终端提升芯片耐压的工作原理。接着根据相关理论知识,基于Sentaurus TCAD仿真平台设计了700V耐压量级的场板场限环终端和900V耐压量级的VLD、JTE终端。在阐述场板场限环终端设计实现的过程中,本文首先对半导体工艺进行简要介绍,并着重分析了关键工艺步骤对芯片结构产生的影响。其次对场限环终端的基本设计方法进行了分析讨论,通过仿真验证其可行性。接着设计了700V场板场限环终端,仿真击穿电压达到733.4V,优化各项指标使其分布比较合理。之后将场限环终端与沟槽终端的结构特点进行结合,设计了一种沟槽场限环(Trench FLR)终端结构,在不增加掩膜的条件下,通过增加沟槽刻蚀的方式增加了场限环的结深,并且击穿点的峰值电场对表面的影响有所减少,一定程度上增加了芯片的可靠性。为了降低终端结构的占用面积以及提升耐压占平行平面结的比例,本文设计了一款900V VLD结构终端和一款900V JTE结构终端,仿真击穿电压分别达到了938.5V和992V,终端耐压分别达到了平行平面结击穿电压的93.3%和98.6%,终端长度分别仅有137μm和130.2μm。与700V场板场限环终端198μm的终端长度、84%的耐压占比比较,VLD、JTE终端较大程度上减小了芯片的面积并提升了终端耐压占平行平面结的比例。另外本文还提出以横向缓变结来分析理解JTE结构的工作原理,并通过仿真数据的分析进行了验证。

关键词：功率VDMOS 终端结构场限环横向变掺杂结终端扩展

4H-SiC PiN功率二极管dV/dt可靠性机理研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

中国电力 2021年第12期54卷 86-93页

作者：郭登耀汤晓燕李林青张玉明西安电子科技大学微电子学院陕西西安710071

碳化硅(SiC)功率开关高速和高功率的特点,使其在脉冲功率系统中面临着比硅(Si)器件更严苛的高dV/dt可靠性问题。实验发现高dV/dt应力会导致4H-SiC PiN功率二极管击穿特性永久退化。仿真结果表明:高dV/dt应力下器件终端区与主结交界处存... 详细信息

碳化硅(SiC)功率开关高速和高功率的特点,使其在脉冲功率系统中面临着比硅(Si)器件更严苛的高dV/dt可靠性问题。实验发现高dV/dt应力会导致4H-SiC PiN功率二极管击穿特性永久退化。仿真结果表明:高dV/dt应力下器件终端区与主结交界处存在较强电场集中,致使雪崩提前发生,进而导致局部温度升高造成永久损伤。该电场集中是由于高dV/dt应力下(JTE)区耗尽不充分所致,提出对JTE区进行高浓度补偿掺杂来提高铝(Al)原子的电离率,进而改善脉冲应力下JTE耗尽不充分问题。仿真证明该方法可以有效降低脉冲应力下主结边缘处的电场集中,6×10^(20)cm^(-3)的磷(P)原子补偿掺杂使得器件的抗dV/dt能力提升约30%,而静态特性不受影响。该研究为提升JTE终端SiC功率器件dV/dt可靠性提供了思路。

关键词：碳化硅 dV/dt 结终端扩展不完全电离补偿掺杂

FP-JTE终端扩展区注入剂量对击穿电压的影响

在线全文

学校读者我要写书评

暂无评论

郑州大学学报（自然科学版） 1998年第1期30卷 43-47页

作者：武自录王行业罗晋生西安交通大学微电子工程系郑州七一三研究所西安交通大学

提出了一种无须进行电离积分的用于高压结终端模拟的边界元素法，分析了下ＦＰ－ＪＴＥ终端结构中扩展区注入剂量对击穿电压的影响，结果表明击穿电压与注入剂量呈线性关系，场板可减弱击穿电压对注入剂量的敏感性．

关键词：场板结终端扩展终端扩展区击穿电压注入剂量