650V功率VDMOS结终端扩展优化设计

作     者：潘晓伟 

作者单位：西南交通大学 

学位级别：硕士

导师姓名：冯全源

授予年度：2017年

学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 080501[工学-材料物理与化学] 0805[工学-材料科学与工程（可授工学、理学学位）] 080502[工学-材料学] 

主      题：终端结构 击穿电压 多场限环 结终端扩展 表面电场峰值 

摘      要：高压VDMOS器件需要借助终端结构来缓解结弯曲引起的曲率效应。在VDMOS器件设计中,高击穿电压、短终端长度、低漏电流和低表面电场峰值等性能参数的终端结构对芯片的稳定性和可靠性至关重要。联合传统的场板、场限环、结终端扩展(JTE)等终端技术形成的复合终端结构在学术界获得广泛研究。本文对650V VDMOS器件的多场限环(MFLR)、复合场板多场限环(FP-MFLR)、单区JTE和复合场板JTE(FP-JTE)四种终端结构进行优化设计。通过分析PN结耐压机理,采用碰撞电离率Lackner模型对650V VDMOS元胞结构进行仿真设计。并对其静态参数进行测试,击穿电压达到773.3V,导通电阻为6.73Ω,阈值电压为2.66V,满足了设计要求。此结构为穿通型设计,最大电场为2.55×10V/cm。在确定元胞结构外延参数的基础上,不改变工艺条件对单场限环、多场限环、金属与多晶硅复合场板及单区JTE结构进行优化。研究发现,主结与场限环同时击穿时,击穿点并不在同一水平线上,而是由内向外逐渐靠近硅表面;最外环为非穿通型击穿,其余各环为穿通型击穿,各环结表面电场峰值从主结处由内向外逐渐增大,主结处表面电场峰值略低于场限环处;金属场板完全笼盖住多晶硅,适当的多晶硅和金属场板长度使表面电场呈现三个峰值,多晶硅场板拉低主结与金属场板两处的表面电场峰值;密封保护环或者沟道截止环放置在耗尽层边界外以避免对终端结构的耐压造成影响。基于此,设计的6FLRs终端结构耐压达到679V,在183.8μm的终端长度下,将表面电场峰值降低至2.34×10V/cm;将FP-MFLR结构的终端长度缩小至171.8μm,其耐压达到700.0V,表面电场低至2.11×10V/cm;单区JTE结构的耐压为713.4V,终端长度进一步缩小至141.8μm,表面电场峰值在四种结构中最小,值为1.9×10V/cm;FP-JTE结构的击穿电压达到最大,值为757.7V,耐压效率98%,几乎接近元胞区结构的击穿电压,具有最小的终端长度139.2μm,表面电场峰值为2.28×1 05V/cm。除此之外,四种终端结构均相容于传统工艺,操作方便易实现。同时,FP-MFLR与FP-JTE结构受界面电荷影响小,稳定性和可靠性相对较高。