检索结果-南通市图书馆

航空电子技术 1999年第2期30卷 45-48页

作者：王迎春高德远西北工业大学航空微电子中心西安710072

简要介绍了嵌入式浮点部件中一种复杂度小、但运算性能高的平方根算法的设计。该平方根算法以高效的乘运算为基本运算，迭代的收敛性比Goldschmidt除法的收敛性还好，可以较少的迭代次数获得高精度的结果。

关键词：算法平方根运算浮点部件嵌入式

一种128位高精度浮点乘加部件的研究与实现

在线全文

学校读者我要写书评

暂无评论

计算机工程与科学 2009年第2期31卷 93-96,103页

作者：张峰黎铁军徐炜遐国防科技大学计算机学院湖南长沙410073

高性能高精度的浮点数值处理一直是科学计算追求的目标。为此,本文研究并实现了一种128位浮点乘加融合计算单元。在乘法模块中,使用分块乘法,复用57位乘法模块,减小了数据宽度。采用三输入前导1预期技术,简化了预编码,缩短了预测电路的... 详细信息

高性能高精度的浮点数值处理一直是科学计算追求的目标。为此,本文研究并实现了一种128位浮点乘加融合计算单元。在乘法模块中,使用分块乘法,复用57位乘法模块,减小了数据宽度。采用三输入前导1预期技术,简化了预编码,缩短了预测电路的延时并减小面积。该模块单元使用Verilog语言实现,用Design Compiler进行逻辑综合,在simc0.13μm工艺下频率达202MHz,关键路径延时为4.93μs,面积约为191000门。

关键词：乘加融合三输入前导1预测浮点部件

高性能面积敏感浮点乘加部件设计及可信性测试体系

在线全文

学校读者我要写书评

暂无评论

高性能面积敏感浮点乘加部件设计及可信性测试体系

作者：李杨西安理工大学

学位级别：硕士

科学计算的性能往往能成为很多行业发展和深入的瓶颈,而Godson-T众核处理器作为定位于未来高性能科学计算的并行计算芯片解决方案,自然对于计算性能有很高的要求。浮点乘加部件作为高性能科学计算的一个关键部件,它的性能直接影响芯片... 详细信息

科学计算的性能往往能成为很多行业发展和深入的瓶颈,而Godson-T众核处理器作为定位于未来高性能科学计算的并行计算芯片解决方案,自然对于计算性能有很高的要求。浮点乘加部件作为高性能科学计算的一个关键部件,它的性能直接影响芯片的浮点峰值性能。此外,应用于众核处理器的定位,又使得浮点乘加部件的面积参数变的十分敏感。因为同等工艺下,只有让面积做的更小,才能让一个芯片容纳更多处理器核成为可能。最后作为一个商用级别的集成电路工程开发,部件的正确性验证,又成为了重中之重。面对上述苛刻设计要求,本文在实现目前最快的LANG&BURRANG的“乘法-加法-规格化-舍入”复杂算法结构的基础上,对许多局部模块进行了面积或延迟上的优化,又构建和实施了完备的验证体系,最终实现了高性能,面积敏感和可信性。在TSMC 65nm下实现了1GHZ,0.12mm2的性能参数和面积参数。其中,由于传统华莱士树占据浮点乘加部件将近70%的面积,所以本文重点对华莱士树的组织方式进行了深入的研究和分析,最终发现了传统华莱士树组织方式中的资源冗余。又用编程自动生成RTL代码的方法克服了无冗余华莱士树不对称结构和繁琐组织方式带来的工程复杂度和工程故障率困难。最终完成了一个无冗余的,充分测试的4：2压缩器华莱士树。这直接减少了华莱士树48%的面积,减少了浮点乘加部件30%的面积。在可信性验证设计方面,本设计在跑通流行的浮点部件测试程序以后又叙述了一个针对复杂数字IC工程完整的验证体系,其中涵盖了很多业界流行方法学的特点,也体现了一些原创的验证思想。构架体系的主要思路是针对复杂数字集成电路中不同的部分、不同的特点和不同的属性,进行多次的分类或者抽取分类。然后对每一类的模型或者逻辑进行针对行的设计不同的验证流程。由于测试体系中的多个流程中都采用了功能覆盖率这个利器,所以也可以把这个测试体系看作对使用功能覆盖率的一个指导。

关键词：乘加部件浮点部件华莱士树面积敏感复杂数字集成电路验证

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

浮点倒数类指令执行部件的逻辑设计

浮点倒数类指令执行部件的逻辑设计

第二十届计算机工程与工艺年会暨第六届微处理器技术论坛

作者：刘功杰刘蓬侠湖南省长沙市国防科学技术大学计算机学院

浮点部件是微处理器的重要组成部分,浮点倒数类指令归属于浮点指令集,用于计算浮点数的倒数或平方根倒数的近似值。本文以IA-64指令集的浮点倒数类指令的定义和描述为基础,提出了在FPU内部如何执行该类指令的一种逻辑设计方案。

关键词：浮点部件浮点倒数类指令逻辑设计

来源： cnki会议评论

在线全文

cnki会议

学校读者我要写书评

暂无评论

龙芯2号处理器功能部件设计

计算机研究与发展 2006年第6期43卷 967-973页

作者：张戈齐子初胡伟武中国科学院计算技术研究所计算机系统结构重点实验室北京100080 中国科学院研究生院北京100049

功能部件是处理器中进行指令运算的核心单元，它的算法及其实现直接影响到处理器的总体性能．介绍了龙芯2号处理器的功能部件，探讨了从算法到物理设计等不同层次的功能部件设计方法．龙芯2号功能部件分为两个定点ALU和两个浮点ALU实现... 详细信息

功能部件是处理器中进行指令运算的核心单元，它的算法及其实现直接影响到处理器的总体性能．介绍了龙芯2号处理器的功能部件，探讨了从算法到物理设计等不同层次的功能部件设计方法．龙芯2号功能部件分为两个定点ALU和两个浮点ALU实现，除实现完整的MIPS定、浮点指令集外，还实现了龙芯2号类MMX自定义多媒体指令集以及定点操作在浮点部件（FPU）中的数据通路复用．龙芯2号浮点部件遵照IEEE754和MIPS相关标准，浮点加法4拍完成，浮点乘法5拍完成，浮点除法4～17拍完成．物理设计支持0．18μm工艺下主频500MHz的标准单元实现，浮点单精度峰值性能达到2GFLOPS．双精度峰值性能达到1GFLOPS．

关键词：龙芯2号处理器功能部件设计浮点部件多媒体指令集

RISC FPU中超越函数运算算法研究与实现

在线全文

学校读者我要写书评

暂无评论

西北工业大学学报 1999年第B12期17卷 164-169页

作者：王迎春高德远等西北工业大学

讨论其中超越函数运算算法，提出了CORDIC算法基角选取的两个原则，并以此为指数、对数函数选取了新的基角，验证了超越函数中CORDIC算法基角选取的正确性。

关键词：微处理器浮点部件 FPU 超越函数 RISC CORDIC算法基角选取选取原则

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

一种嵌入式FPU的设计与实现

电子学报 1999年第10期27卷 119-121页

作者：王迎春经彤马婉良张盛兵樊晓桠高德远西北工业大学计算机科学与工程系西安710072

本文介绍了自主设计实现的浮点部件ＮＲＳＦＰＵ（ＮｏｒｔｈｗｅｓｔｅｒｎＰｏｌｙｔｅｃｈｎｉｃａｌＵｎｉｖｅｒｓｉｔｙＲＩＳＣＳｙｓｔｅｍ′ｓＦｌｏａｔｉｎｇＰｏｉｎｔＵｎｉｔ）．为了优化设计规模和速度，在体系结... 详细信息

本文介绍了自主设计实现的浮点部件ＮＲＳＦＰＵ（ＮｏｒｔｈｗｅｓｔｅｒｎＰｏｌｙｔｅｃｈｎｉｃａｌＵｎｉｖｅｒｓｉｔｙＲＩＳＣＳｙｓｔｅｍ′ｓＦｌｏａｔｉｎｇＰｏｉｎｔＵｎｉｔ）．为了优化设计规模和速度，在体系结构设计中采用了有效策略，并给出了ＮＲＳＦＰＵ中复杂运算指令流程的设计．通过布局布线后的结果看出，该设计规模小，速度高。

关键词：浮点部件 FPU NRSFPU 浮点执行部件 FXU

在线全文

学校读者我要写书评

暂无评论

定浮点数据算术及其优化

计算机科学 2005年第6期32卷 176-180页

作者：石学林张兆庆武成岗中国科学院计算技术研究所中国科学院研究生院北京100080

定点算法对于商业计算非常重要,但由于成本和功耗的限制,某些嵌入式芯片尚不能提供浮点部件。针对这些情况,我们必须寻求支持整数ALU的十进制定浮点算数的解决方案。本文提出一种新的基于十进制编码的长整数方法以进行小数运算。实验表... 详细信息

定点算法对于商业计算非常重要,但由于成本和功耗的限制,某些嵌入式芯片尚不能提供浮点部件。针对这些情况,我们必须寻求支持整数ALU的十进制定浮点算数的解决方案。本文提出一种新的基于十进制编码的长整数方法以进行小数运算。实验表明我们的数据模型和算法其性能优于 Java BigDecimal,在实际商业应用中获得了 20％加速。

关键词：浮点数据优化算术嵌入式芯片十进制编码定点算法浮点部件解决方案 Java 数据模型商业应用 ALU 整数

基于ARMv7浮点指令集的FPU设计与实现

在线全文

学校读者我要写书评

暂无评论

基于ARMv7浮点指令集的FPU设计与实现

作者：王忠弈国防科学技术大学

学位级别：硕士

本文深入研究了浮点部件体系结构及其设计实现方法,并基于ARM的浮点指令集设计实现了一款支持单、双精度浮点运算的FPU。设计的FPU共实现了28条浮点指令,其中包括浮点加减、浮点乘、浮点乘加融合、浮点乘加、浮点除法、浮点平方根以及... 详细信息

本文深入研究了浮点部件体系结构及其设计实现方法,并基于ARM的浮点指令集设计实现了一款支持单、双精度浮点运算的FPU。设计的FPU共实现了28条浮点指令,其中包括浮点加减、浮点乘、浮点乘加融合、浮点乘加、浮点除法、浮点平方根以及浮点数据转化和存储、加载指令。采用5级流水的方式实现,FPU采用算数运算部件共用舍入部件的结构。设计了数据转换部件、浮点乘加融合部件、数据存储部件、除法部件。其中数据转换部件、浮点乘加融合部件、数据存储部件采用了全流水的方式实现,三个部件能够并行的执行指令。文中的浮点除法部件在SRT算法的基础上进行了改进,使得改进后的除法器能够兼容开方指令的执行,相比传统的SRT除法器,改进后的除法器减少了除法和开方指令的执行周期。在最优情况下执行除法指令的周期数仅为传统SRT除法器的一半。改进后的除法器在SMIC 0.13μm工艺库下,使用Design Complier综合,并优化调整关键路径,使得其关键路径延时控制在5ns以内。浮点乘加融合部件以***和***提出的双通路设计思想为基础,并在其基础上进行改进,使得其能与其他算数运算部件共用一个浮点舍入部件。改进后的浮点乘加融合部件在SMIC 0.13μm工艺库下,使用Design Complier综合,综合后的关键路径延时控制在了5ns以内。同时文中还设计了一个能够兼容IEEE 754规则中所规定的4种舍入模式的浮点数据转换部件。

关键词：浮点部件 ARM浮点指令集浮点乘加融合浮点平方根浮点舍入 SRT除法

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

X微处理器FPU异常处理设计与FPU验证

X微处理器FPU异常处理设计与FPU验证

作者：郑宝国防科学技术大学

学位级别：硕士

X微处理器是一款高性能CISC微处理器,其浮点部件(FPU)具有非常强大的数值计算和处理能力,支持IEEE754-85标准中定义的数据类型,基本运算功能,舍入方式和精度控制方式;浮点异常检测和处理是保证浮点部件正常工作的主要部件之一,是设计和... 详细信息

X微处理器是一款高性能CISC微处理器,其浮点部件(FPU)具有非常强大的数值计算和处理能力,支持IEEE754-85标准中定义的数据类型,基本运算功能,舍入方式和精度控制方式;浮点异常检测和处理是保证浮点部件正常工作的主要部件之一,是设计和验证中的重点和难点;浮点部件的整体验证工作是X微处理器设计中不可缺少的一个阶段。本论文在深入研究X微处理器的体系结构特点、浮点处理的特点和IEEE754-85标准的相关规定的基础上,对X微处理器FPU的结构、控制通路、数据通路、和运算部件进行了设计。尤其是在深入研究浮点异常产生机制和浮点流水线特点的前提下,实现了浮点异常检测电路,其中包括提高流水线吞吐量的安全指令识别电路、栈出错检测电路、运算前检测电路、运算后检测电路4个部分。在FPU的设计完成之后,对其功能进行了全方面的验证,包含模块级验证,系统功能级验证,结构级验证等,从而保证了浮点部件在设计和电路实现上的正确性。整个验证过程实现了对数据通路的全覆盖,同时对控制通路也有很高的覆盖率,模拟结果表明该FPU的设计满足要求。本文研究的成果直接应用于X微处理器中,并流片成功,工程意义重大,同时在设计和验证方法上为更高性能的微处理器设计积累了经验。

关键词：浮点部件浮点异常异常检测验证安全指令识别