检索结果-南通市图书馆

基于RISC-Ⅴ指令集的宇航用浮点单元容错研究与实现

在线全文

学校读者我要写书评

暂无评论

基于RISC-Ⅴ指令集的宇航用浮点单元容错研究与实现

作者：梁宗南西安电子科技大学

学位级别：硕士

现代宇航技术快速发展,对宇航处理器的处理性能、可靠性等方面提出了越来越高的要求。宇航处理器在恶劣的环境中运行,暴露在空间辐射、极端温度等环境中会使系统发生故障。相比于整数单元,处理器中的浮点单元具有较大的硅面积,受到粒子... 详细信息

现代宇航技术快速发展,对宇航处理器的处理性能、可靠性等方面提出了越来越高的要求。宇航处理器在恶劣的环境中运行,暴露在空间辐射、极端温度等环境中会使系统发生故障。相比于整数单元,处理器中的浮点单元具有较大的硅面积,受到粒子影响的概率更大,更容易出现故障。目前对于浮点寄存器堆采用了多种方式进行加固,主要基于空间冗余和信息冗余进行,纠错操作会中断处理器的执行流程,且未考虑到近邻单元的连续多比特错误的问题。在浮点运算单元的加固方面,使用双模冗余方法对运算过程中的错误进行检测,这种容错方式带来了较大的面积开销。本文首先对IEEE 754浮点数标准和RISC-Ⅴ浮点扩展指令集进行研究,对浮点运算单元中进行容错的必要性和可行性进行分析,将浮点数运算过程根据数据路径划分为两个阶段:浮点寄存器堆读写、浮点数算术运算。对浮点寄存器堆的访问间隔进行统计,浮点寄存器堆中存在长时间未被改写的寄存器,只对寄存器的输出进行纠正时,会存在错误累积问题。此外,对浮点寄存器堆的错误敏感性进行评估,实验结果表明,尾数的低位中出现的错误对整体运算结果的影响较小,符号、阶码、尾数的高位中出现的错误对整体运算结果的影响较大,这一现象是由于浮点数运算过程中的对阶操作和舍入操作导致的,因此可以对浮点寄存器的不同位置采用不同的容错策略。针对浮点寄存器堆,提出了一种基于Cache的寄存器堆结构,可以在寄存器堆的访问空闲期间进行检错和纠正,避免了错误的累积,相比于其他的寄存器堆结构,这种寄存器堆资源开销更少。此外,校验器基于交叠编码技术进行设计,可以检测到寄存器中近邻连续多比特位的翻转错误。针对浮点运算单元,使用乘积码对操作数进行编码,并对编码后的操作数进行运算,通过特定的解码器对运算过程中的单比特错误进行检测。对除三电路进行改进,提出了一种基于查找表的无减法器的快速电路,面积减少了39.9%,延时减少了28.7%。基于上述研究成果,对RISC-Ⅴ指令集浮点运算单元中的浮点加法器进行了容错设计,相比于直接使用双模冗余进行加固,面积减少了48%。本文针对宇航用浮点单元的容错设计方法进行研究,对浮点单元进行加固设计,实现基于RISC-Ⅴ指令集的宇航用高可靠浮点单元,对我国下一代宇航用处理器的研制具有一定的参考意义。

关键词： RISC-Ⅴ 浮点单元寄存器堆容错计算可靠性

面向RISC-V嵌入式处理器的浮点单元设计与移植

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

电子设计工程 2023年第7期31卷 119-123,131页

作者：唐俊龙吴圳羲卢英龙黄智昌邹望辉长沙理工大学物理与电子科学学院湖南长沙410114 柔性电子材料基因工程湖南省重点实验室湖南长沙410114

针对软件实现浮点运算的速度无法满足RISC-V嵌入式处理器浮点运算的需求,设计了一种由浮点加法器和浮点乘法器构成的浮点单元(FPU),其中浮点乘法器提出了新型的Wallace树压缩结构,提高了压缩速率。在“蜂鸟E203”处理器中,完成浮点指令... 详细信息

针对软件实现浮点运算的速度无法满足RISC-V嵌入式处理器浮点运算的需求,设计了一种由浮点加法器和浮点乘法器构成的浮点单元(FPU),其中浮点乘法器提出了新型的Wallace树压缩结构,提高了压缩速率。在“蜂鸟E203”处理器中,完成浮点指令的译码模块与派遣模块的设计,实现FPU模块的移植。基于Simc180 nm工艺,使用Sysnopsys公司的Design Compile、VCS工具对FPU进行功能验证和综合,仿真结果表明,浮点加法器的关键路径延时为10.17 ns,相比于串行浮点加法器延时缩短23%,浮点乘法器的压缩结构关键路径延时为0.27 ns,相比传统Wallace树压缩延时缩短10%,移植前后的FPU运算结果一致。

关键词： RISC-V处理器 two-path Wallace树浮点单元移植

在线全文

学校读者我要写书评

暂无评论

基于BOOM的浮点单元的设计优化与验证

基于BOOM的浮点单元的设计优化与验证

作者：徐飞西安电子科技大学

学位级别：硕士

RISC-V指令集架构的诞生让国内CPU行业的发展看到了希望,而浮点执行单元是CPU设计中的关键单元,其设计复杂,执行时间长,常常由于过长的关键路径而影响CPU的时序性能,所以怎样提高浮点单元的性能成为处理器设计中的关键研究方向。本文基... 详细信息

RISC-V指令集架构的诞生让国内CPU行业的发展看到了希望,而浮点执行单元是CPU设计中的关键单元,其设计复杂,执行时间长,常常由于过长的关键路径而影响CPU的时序性能,所以怎样提高浮点单元的性能成为处理器设计中的关键研究方向。本文基于RISC-V架构满足BOOM指令集设计一款支持单、双精度的浮点执行单元并对其进行时序优化和验证。浮点单元的设计主要包括数据通路和运算模块的设计。浮点指令有54条,包括浮点乘加、浮点除法、浮点开方、浮点转换、浮点比较以及浮点存储类指令。其中浮点除法在基2的手工算法上进行改进,使用基4算法来实现,因为基4算法每次循环可以产生两位商数字,所以相比较基2的手工算法,运算周期缩短一半。浮点乘加融合部件在原有的基础上添加前导零预测部件,使得前导零的预测能够与尾数加减操作同时执行,从而提高了后续的规格化移位的效率,降低操作延时,同时采用双精度乘加部件完成单精度的乘加运算,实现方法是将单精度数在运算前先转换为双精度形式,运算后再转换成单精度形式,其引起的操作延时增加很小,但是很大的减少了面积占用。最后,基于UVM验证方法学搭建验证平台来验证FPU模块的正确性,同时使用FPGA完成系统级验证。验证平台采用定向向量和随机向量共同测试的方法,Reference采用伯克利大学的Soft Float,经过多次验证,功能覆盖率达到100%,代码覆盖率达到99.6%。FPGA验证也顺利跑过所有的SPEC2006测试集,IPC提升9%。使用Design Compile工具在28nm工艺下采用tt工艺角进行综合,时序提高2.7倍,面积减少8.7%,功耗减少7%。

关键词：浮点单元乘加融合浮点除法 UVM验证

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于PowerPC的浮点单元设计与验证

基于PowerPC的浮点单元设计与验证

作者：张镨文西安电子科技大学

学位级别：硕士

从第一款微处理器诞生至今,微处理器的浮点处理在航空航天、多媒体、信号处理等诸多领域有着越来越广泛的应用,与人类日常生活和工作的联系越来越紧密。伴随科技的日益进步,人们对浮点处理的要求也越来越高,这就对浮点单元的设计与验证... 详细信息

从第一款微处理器诞生至今,微处理器的浮点处理在航空航天、多媒体、信号处理等诸多领域有着越来越广泛的应用,与人类日常生活和工作的联系越来越紧密。伴随科技的日益进步,人们对浮点处理的要求也越来越高,这就对浮点单元的设计与验证提出了更大挑战。为此,论文重点进行基于PowerPC的浮点单元的设计与验证。详细分析了PowerPC发展背景和应用范围、浮点单元的功能需求和组成机理,重点剖析了被广泛使用的、对计算机浮点数格式进行严格定义的IEEE754标准,深入研究了浮点数的相关算法,为设计和研究奠定理论基础;基于IEEE754标准和浮点数算法,给出了浮点单元的整体逻辑结构,完成了流水线、存储器寻址、浮点指令、浮点异常与处理等浮点单元主要模块和功能的原理分析、详细设计和关键的代码实现;依靠软硬件协同验证的方法,通过Synopsys DVE E-2011.03仿真软件进行模块级验证,搭建了验证平台,经过细致的验证项策划,并借助NCerilog仿真软件进行虚拟平台级验证,完成了对所设计浮点单元的验证工作,所有验证项均通过,浮点单元的设计满足设计要求。论文工作是对浮点单元设计的一次有益探索,对相关设计具有借鉴作用。

关键词：浮点单元 PowerPC IEEE754标准软硬件协同验证

基于PowerPC架构X型微处理器浮点单元的分析与验证

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于PowerPC架构X型微处理器浮点单元的分析与验证

作者：杨军东南大学

学位级别：硕士

微处理器与人们的生活密切相关,浮点单元(Floating Point Unit, FPU)则是微处理器的核心运算部件之一,也是衡量微处理器性能的一个重要指标。论文围绕深圳国微电子有限公司承接的“核高基”项目,对基于PowerPC架构X型微处理器的浮点单... 详细信息

微处理器与人们的生活密切相关,浮点单元(Floating Point Unit, FPU)则是微处理器的核心运算部件之一,也是衡量微处理器性能的一个重要指标。论文围绕深圳国微电子有限公司承接的“核高基”项目,对基于PowerPC架构X型微处理器的浮点单元进行研究,具有非常重要的军事战略意义。验证工作在芯片研发过程中具有非常重要的作用,设计上作每前进一步几乎都要进行验证。本文首先对验证进行了概述,并介绍了相关的验证方法和技术。根据课题对验证效率的要求,采用系统级仿真的验证方案。然后对浮点单元的数据通路进行了详细的功能分析,包括尾数部分积的产生、部分积压缩处理、加法器、前导零预测、数据规格化和数据舍入等模块。根据浮点单元的功能特性提取可控制的测试功能点集合,并搭建了效率高、可重用性强的系统级验证平台。本文中搭建的系统级验证平台,其数据读取模块可以读取指定路径下的浮点数据文件,大大减少了测试激励中用于产生浮点数据的代码量,提高了对FPU的验证效率。通过对平台中部分信号的更改,便可复用于X微处理器中其他功能单元的验证,缩短了验证工作的周期。采用特殊浮点数和一般浮点数作为测试用例,验证平台可以对FPU的浮点加、浮点减、浮点乘加等运算进行充分的功能仿真验证和后仿真验证;通过对两种仿真结果的分析比较可得,浮点单元通过了验证。本文中采用的仿真验证方案和搭建的系统级验证平台可应用在相关的工程项目中,使得验证工作事半功倍,缩短了芯片研发周期。

关键词：功能仿真验证 X型微处理器浮点单元浮点乘加部件系统级验证平台

爱特梅尔发布首个具有浮点单元的32位AVR微控制器系列

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

集成电路应用 2010年第12期27卷 45-45页

爱特梅尔公司（Atmel）在德国慕尼黑Electronica 2010展会上宣布推出首个带有浮点单元（FPU）的32位AVR微控制器（MCU）系列。新推出的AVRUC3CMCU系列瞄准工业控制应用，具有高处理能力、真正的5V运作、高速通信、先进的安全性与可靠性... 详细信息

爱特梅尔公司（Atmel）在德国慕尼黑Electronica 2010展会上宣布推出首个带有浮点单元（FPU）的32位AVR微控制器（MCU）系列。新推出的AVRUC3CMCU系列瞄准工业控制应用，具有高处理能力、真正的5V运作、高速通信、先进的安全性与可靠性，并且采用一系列小型和微型封装供货。

关键词： AVR微控制器浮点单元 32位梅控制应用高速通信微型封装慕尼黑

爱特梅尔为32位AVR UC3微控制器开发浮点单元技术

在线全文

学校读者我要写书评

暂无评论

电子与电脑 2010年第5期10卷 81-81页

爱特梅尔公司（Atmel）宣布推出全新浮点单元（Floating Point Unit）技术，用于爱特梅尔32位AVRUC3产品系列。此新技术可使设计师在汽车和工业控制等应用中．采用一个爱特梅尔微控制器可以取代传统微控制器和数字信号处理器两芯片方案。

关键词：微控制器单元技术浮点单元 32位 AVR 数字信号处理器梅开发

带浮点单元的32位AVR微控制器(MCU)系列

在线全文

学校读者我要写书评

暂无评论

电子设计工程 2011年第3期19卷 30-30页

爱特梅尔公司（Atmel Corporation）在德国慕尼黑Electronica 2010展会上宣布推出首个带有浮点单元（floating point unit，FPU）的32位AVR@微控制器（MCU）系列。新推出的AVR UC3C MCU系列瞄准工业控制应用，具有高处理能力、真正的5V... 详细信息

爱特梅尔公司（Atmel Corporation）在德国慕尼黑Electronica 2010展会上宣布推出首个带有浮点单元（floating point unit，FPU）的32位AVR@微控制器（MCU）系列。新推出的AVR UC3C MCU系列瞄准工业控制应用，具有高处理能力、真正的5V运作、高速通信和先进的安全性与可靠性的独特组合，并且采用一系列小型和微型封装供货。

关键词： AVR微控制器浮点单元 32位 point 控制应用高速通信微型封装慕尼黑

在线全文

学校读者我要写书评

暂无评论

具有浮点单元的32位AVR微控制器

今日电子 2011年第1期 63-63页

AVR UC3 C系列产品是首个带有浮点单元（floating point unit,FPU）的32位AVR微控制器,主要面向工业控制应用,具有高处理能力、真正的5V运作、高速通信和先进的安全性与可靠性的独特组合,并且采用一系列小型和微型封装。

关键词： AVR微控制器浮点单元 32位 point 控制应用高速通信微型封装可靠性