基于RISC-Ⅴ指令集的宇航用浮点单元容错研究与实现

作     者：梁宗南 

作者单位：西安电子科技大学 

学位级别：硕士

导师姓名：杨孟飞

授予年度：2023年

学科分类：08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

主      题：RISC-Ⅴ 浮点单元 寄存器堆 容错计算 可靠性 

摘      要：现代宇航技术快速发展,对宇航处理器的处理性能、可靠性等方面提出了越来越高的要求。宇航处理器在恶劣的环境中运行,暴露在空间辐射、极端温度等环境中会使系统发生故障。相比于整数单元,处理器中的浮点单元具有较大的硅面积,受到粒子影响的概率更大,更容易出现故障。目前对于浮点寄存器堆采用了多种方式进行加固,主要基于空间冗余和信息冗余进行,纠错操作会中断处理器的执行流程,且未考虑到近邻单元的连续多比特错误的问题。在浮点运算单元的加固方面,使用双模冗余方法对运算过程中的错误进行检测,这种容错方式带来了较大的面积开销。 本文首先对IEEE 754浮点数标准和RISC-Ⅴ浮点扩展指令集进行研究,对浮点运算单元中进行容错的必要性和可行性进行分析,将浮点数运算过程根据数据路径划分为两个阶段:浮点寄存器堆读写、浮点数算术运算。对浮点寄存器堆的访问间隔进行统计,浮点寄存器堆中存在长时间未被改写的寄存器,只对寄存器的输出进行纠正时,会存在错误累积问题。此外,对浮点寄存器堆的错误敏感性进行评估,实验结果表明,尾数的低位中出现的错误对整体运算结果的影响较小,符号、阶码、尾数的高位中出现的错误对整体运算结果的影响较大,这一现象是由于浮点数运算过程中的对阶操作和舍入操作导致的,因此可以对浮点寄存器的不同位置采用不同的容错策略。 针对浮点寄存器堆,提出了一种基于Cache的寄存器堆结构,可以在寄存器堆的访问空闲期间进行检错和纠正,避免了错误的累积,相比于其他的寄存器堆结构,这种寄存器堆资源开销更少。此外,校验器基于交叠编码技术进行设计,可以检测到寄存器中近邻连续多比特位的翻转错误。 针对浮点运算单元,使用乘积码对操作数进行编码,并对编码后的操作数进行运算,通过特定的解码器对运算过程中的单比特错误进行检测。对除三电路进行改进,提出了一种基于查找表的无减法器的快速电路,面积减少了39.9%,延时减少了28.7%。基于上述研究成果,对RISC-Ⅴ指令集浮点运算单元中的浮点加法器进行了容错设计,相比于直接使用双模冗余进行加固,面积减少了48%。 本文针对宇航用浮点单元的容错设计方法进行研究,对浮点单元进行加固设计,实现基于RISC-Ⅴ指令集的宇航用高可靠浮点单元,对我国下一代宇航用处理器的研制具有一定的参考意义。