检索结果-南通市图书馆

应变硅LDMOS的制备及热载流子可靠性研究

在线全文

学校读者我要写书评

暂无评论

应变硅LDMOS的制备及热载流子可靠性研究

作者：耿和龙东南大学

学位级别：硕士

应变硅技术通过调节载流子迁移率来提升器件的性能,目前已大规模应用于先进CMOS工艺。在硅基功率器件中引入应变可优化导通电阻与击穿电压的折中关系,打破“硅极限”。目前应变硅技术在功率LDMOS中的应用还处于起步阶段,已有研究多集中... 详细信息

应变硅技术通过调节载流子迁移率来提升器件的性能,目前已大规模应用于先进CMOS工艺。在硅基功率器件中引入应变可优化导通电阻与击穿电压的折中关系,打破“硅极限”。目前应变硅技术在功率LDMOS中的应用还处于起步阶段,已有研究多集中于应变对LDMOS电学特性的影响,缺少对应变硅LDMOS的工艺实现及可靠性方面的研究。因此,本论文通过在接触刻蚀阻挡层（Contact-Etch-Stop-Layer,CESL）中引入具有内应力的Si N层,成功制备了应变硅LDMOS,并进一步研究了应变对LDMOS热载流子可靠性的影响。本文成功研制了采用应变CESL工艺的功率LDMOS器件,采用具有内应变的CESL,将单轴张应变引入到18/20/24/30V LDMOS器件中。采用应变CESL的N型LDMOS器件可获得更高的漏极电流、跨导及击穿电压;同时,应变还可以使器件的导通电阻降低约9%。本文还通过探针增强拉曼光谱直接测量了工艺诱导应变在器件内部的分布,同时将该应变分布导入TCAD仿真,详细研究了应变对载流子输运和器件电学特性的影响。结果表明,应变提高了反型沟道和部分漂移区的电子迁移率,从而优化了器件导通电阻和击穿电压之间的折中关系。应变CESL工艺为应变硅LDMOS的实际应用提供了一种实用而经济的解决方案。本文还研究了机械应变对P型LDMOS热载流子可靠性的影响及其作用机理。为了排除工艺和结构改变带来的干扰因素,本文通过弯曲硅片的方法在器件中引入机械应变。实验结果表明,单轴压应变可以在提高P型LDMOS跨导和漏极电流的同时,提高器件的热载流子可靠性。进一步通过电荷泵测试和TCAD仿真揭示了应变影响器件可靠性的内在机理,单轴压应变改变了器件内部的电场分布,使鸟嘴处的碰撞电离率下降,进而抑制界面态的产生,提高了器件的热载流子可靠性。

关键词：应变硅横向双扩散金属氧化物半导体接触刻蚀阻挡层热载流子可靠性

对称三材料双栅应变硅MOSFET亚阈值电流与亚阈值斜率解析模型

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

电子学报 2018年第11期46卷 2768-2772页

作者：辛艳辉袁合才辛洋华北水利水电大学信息工程学院河南郑州450046 华北水利水电大学数学与统计学院河南郑州450046 水利勘查设计研究院山东德州253014

基于泊松方程和边界条件,推导了对称三材料双栅应变硅金属氧化物半导体场效应晶体管(MOSFET:metal oxide semiconductor field effect transistor)的表面势解析解.利用扩散-漂移理论,在亚阈值区电流密度方程的基础上,提出了亚阈值电流... 详细信息

基于泊松方程和边界条件,推导了对称三材料双栅应变硅金属氧化物半导体场效应晶体管(MOSFET:metal oxide semiconductor field effect transistor)的表面势解析解.利用扩散-漂移理论,在亚阈值区电流密度方程的基础上,提出了亚阈值电流与亚阈值斜率二维解析模型.分析了沟道长度、功函数差、弛豫Si Ge层的Ge组份、栅介质层的介电常数、应变硅沟道层厚度、栅介质高k层厚度和沟道掺杂浓度等参数对亚阈值性能的影响,并对亚阈值性能改进进行了分析研究.研究结果为优化器件参数提供了有意义的指导.模型解析结果与DESSIS仿真结果吻合较好.

关键词：亚阈值电流亚阈值斜率三材料双栅应变硅

在线全文

学校读者我要写书评

暂无评论

三维应变硅双极结型晶体管设计与仿真

三维应变硅双极结型晶体管设计与仿真

作者：李作为燕山大学

学位级别：硕士

当半导体制造工艺发展至22nm节点时,器件由于无法抑制短沟道效应,平面工艺已经到达极限,FinFET器件工艺应运而生,使得摩尔定律延续发展。本文采用FinFET工艺,结合应变硅和SOI技术,设计了新颖的三维应变硅双极结型晶体管,该器件具有较高... 详细信息

当半导体制造工艺发展至22nm节点时,器件由于无法抑制短沟道效应,平面工艺已经到达极限,FinFET器件工艺应运而生,使得摩尔定律延续发展。本文采用FinFET工艺,结合应变硅和SOI技术,设计了新颖的三维应变硅双极结型晶体管,该器件具有较高的特征频率,未来可应用于微波和太赫兹领域。与传统微波Ⅲ-V族半导体器件相比,该晶体管具有低成本、低功耗、与硅基工艺兼容且可大面积集成等特点,可作为Ⅲ-V族半导体器件的有益补充。本文的主要工作如下:一、基于硅基双极结型晶体管和应变硅基本原理,重点研究器件的电流增益β、特征频率fT和最高振荡频率fMAX等参数。分析了器件结构和单轴应力对器件性能的影响,为后续的器件设计提供了理论基础。二、采用FinFET工艺设计了一种新颖的三维应变硅双极结型晶体管,利用TCAD软件开展了工艺和器件仿真,探索了物理结构和工艺参数对器件性能的影响,研究发现:22nm-FinFET工艺下,当SiGe应变外延层Ge组分为20%时,电流增益β为12042,特征频率fT为722 GHz和最高振荡频率fMAX为160 GHz;10nm-FinFET工艺下,Ge组分为5%时,电流增益β为12246,特征频率fT为792 GHz,最高振荡频率fMAX为177 GHz。三、SOI技术可有效抑制器件衬底的寄生效应,因此设计了 SOI三维应变硅双极结型晶体管,当SiGe应变外延层Ge组分为5%时,fT为816 GHz,fMAX为181 GHz。和平面SiGe异质结双极晶体管比较,电流增益β提高了 60倍、fT提高了 4倍、fMAX提高了 22%;和不采用SOI工艺的器件比较,fT提高了 3%、fMAX提高了2%。

关键词： FinFET工艺应变硅 SOI 硅双极结型晶体管

对称三材料双栅应变硅金属氧化物半导体场效应晶体管二维解析模型

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

物理学报 2014年第14期63卷 389-394页

作者：辛艳辉刘红侠王树龙范小娇西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安710071 华北水利水电大学信息工程学院郑州450045

提出了对称三材料双栅应变硅金属氧化物半导体场效应晶体管器件结构,为该器件结构建立了全耗尽条件下的表面势模型、表面场强和阈值电压解析模型,并分析了应变对表面势、表面场强和阈值电压的影响,讨论了三栅长度比率对阈值电压和漏致... 详细信息

提出了对称三材料双栅应变硅金属氧化物半导体场效应晶体管器件结构,为该器件结构建立了全耗尽条件下的表面势模型、表面场强和阈值电压解析模型,并分析了应变对表面势、表面场强和阈值电压的影响,讨论了三栅长度比率对阈值电压和漏致势垒降低效应的影响,对该结构器件与单材料双栅结构器件的性能进行了对比研究.结果表明,该结构能进一步提高载流子的输运速率,更好地抑制漏致势垒降低效应.适当优化三材料栅的栅长比率,可以增强器件对短沟道效应和漏致势垒降低效应的抑制能力.

关键词：应变硅金属氧化物半导体场效应晶体管表面势阈值电压

在线全文

学校读者我要写书评

暂无评论

绝缘体上全局应变硅晶圆的制备和表征

人工晶体学报 2014年第2期43卷 420-425页

作者：刘旭焱王爱华崔明月秦怡鲁道邦李根全南阳师范学院物理与电子工程学院南阳473061

首先使用改良型Ge浓缩法制备了绝缘体上锗硅圆片,然后在超薄弛豫SiGe层上,利用超高真空化学气相沉积法外延了单晶硅薄膜,获得一系列不同厚度的6寸绝缘体上应变硅晶圆。结果表明应变硅薄膜完整、均匀、表面平整且晶体质量良好,获得样品... 详细信息

首先使用改良型Ge浓缩法制备了绝缘体上锗硅圆片,然后在超薄弛豫SiGe层上,利用超高真空化学气相沉积法外延了单晶硅薄膜,获得一系列不同厚度的6寸绝缘体上应变硅晶圆。结果表明应变硅薄膜完整、均匀、表面平整且晶体质量良好,获得样品中顶层硅最大应力值达2.22 GPa。应用临界厚度理论对样品厚度和应变值之间的关系进行了分析,发现本实验所得样品在超过临界厚度3倍之后会发生应变弛豫。

关键词：应变硅硅薄膜锗浓缩临界厚度

高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究

在线全文

学校读者我要写书评

暂无评论

四川大学学报（自然科学版） 2017年第4期54卷 753-758页

作者：许立军张鹤鸣杨晋勇西安电子科技大学微电子学院宽禁带半导体材料与器件重点实验室西安710071 北京精密机电控制设备研究所北京100076

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对... 详细信息

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.

关键词： MOSFET 漏致势垒降低应变硅高k栅介质 SOI 肖特基

在线全文

学校读者我要写书评

暂无评论

应变硅细—微观实验测量表征

应变硅细—微观实验测量表征

作者：赵煜乘天津大学

学位级别：硕士

应变硅技术通过将应变引入半导体材料,能够在提高载流子迁移率的同时降低热能耗,从而大幅提升半导体器件的光/电性能,是目前微电子领域基础研究与工程应用的热点。应变硅晶体管的光/电性能对其应变状态高度敏感,应变的引入的同时也带来... 详细信息

应变硅技术通过将应变引入半导体材料,能够在提高载流子迁移率的同时降低热能耗,从而大幅提升半导体器件的光/电性能,是目前微电子领域基础研究与工程应用的热点。应变硅晶体管的光/电性能对其应变状态高度敏感,应变的引入的同时也带来了更复杂的结构强度和可靠性问题。针对应变硅材料的力学性质,国内外众多学者已开展了广泛的研究。然而现有研究大多局限于特定的尺度和属性,或某一种测量方法,而缺乏多尺度实验方法相结合的、面向物性与力学行为及其相互影响机制的精细测量表征实验研究。本文以硅锗缓冲双轴应变硅材料为研究对象,面向该多层结构的材料物性与表/界面力学行为,将原子力显微镜、显微白光干涉、扫描电镜、能量色散谱、纳米压痕、透射电镜、微拉曼光谱等不同尺度、不同测量对象的实验方法相结合,开展了多尺度的实验表征与物理-力学分析。针对本文多方法相结合的实验分析,本文首先制备出了具有超低粗糙度的应变硅横截面样品,并通过将原子力显微镜和显微白光干涉仪相配合定量测量得其表面粗糙度。使用该超低粗糙度的应变硅横截面样品,本文将钨灯丝扫描电镜与能量色散谱相结合,分析了应变硅材料的分层结构并定量地给出了各自的厚度以及元素随深度变化的规律,证实本文的应变硅样品与预期设计具有较好的吻合度;利用纳米压痕技术沿深度方向逐点扫描测量了各层不同位置的材料弹性模量;使用透射电子显微镜对应变硅材料横截面上纳观尺度的晶格结构及其沿深度方向的变化规律进行了详细分析,给出了各层及相互界面的晶格结构、尺寸厚度、位错分布等,并对应变硅层与缓冲层共晶生长、缓冲层中通过位错释放应力等纳观尺度力学行为进行了分析。本文推导了面向单晶硅和硅锗材料的表/截面应变与残余应力的拉曼测量关系式,并采用不同波长激光表面样品拉曼测量获得了应变硅层和组分恒定缓冲层的平均应变水平和残余应力,采用拉曼mapping测量获得了界面区域附近的高分辨拉曼频移、展宽和强度分布场,进而获得了其残余应力的分布规律。本文实验研究从百微米量级至纳米量级尺度,对应变硅材料的材料成分、晶相、缺陷、模量、残余应力等物性和力学参量进行了实验表征,并通过不同实验的结果相互印证分析,系统性的分析了应变硅材料的力学特征对结构性能的影响机制。

关键词：应变硅半导体多层结构横截面样品多尺度透射电镜微拉曼光谱残余应力

应变硅n-MOSFET中电子迁移率的增强及其温度特性

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

固体电子学研究与进展 2007年第4期27卷 436-439页

作者：张侃梁仁荣徐阳许军清华大学微电子学研究所北京100084

采用减压化学气相淀积(RPCVD)技术在弛豫Si_(1-x)Ge_x虚拟衬底上赝晶生长应变硅层,以其为沟道材料制造得到的应变硅n-MOSFET表现出显著的性能提升。研究了通过改变Si_(1-x)Ge_x中Ge的摩尔组分x以改变硅帽层中的应变以及在器件制造流程... 详细信息

采用减压化学气相淀积(RPCVD)技术在弛豫Si_(1-x)Ge_x虚拟衬底上赝晶生长应变硅层,以其为沟道材料制造得到的应变硅n-MOSFET表现出显著的性能提升。研究了通过改变Si_(1-x)Ge_x中Ge的摩尔组分x以改变硅帽层中的应变以及在器件制造流程中通过控制热开销来避免应变硅层发生弛豫等关键问题。在室温下,相对于体硅器件,应变硅器件表现出约87%的低场电子有效迁移率增强,在相同的过驱动电压下,饱和漏端电流增强约72%。在293 K到353 K的温度范围内研究了反型层电子有效迁移率和饱和漏端电流随温度的变化,实验结果表明,当温度升高时应变硅材料的电子迁移率增强倍数保持稳定。

关键词：应变硅锗硅迁移率增强温度特性

在线全文

学校读者我要写书评

暂无评论

应变硅能带与新型硅基MOS器件结构研究

应变硅能带与新型硅基MOS器件结构研究

作者：秦桂霞电子科技大学

学位级别：硕士

将近五十年前,Intel公司创始人之一的Gordon Moore发现,每个IC芯片上晶体管的集成度都以每18个月翻一番的速度增加,该论断被称为“摩尔定律”。业界一直通过等比例缩小器件尺寸,来提高器件的性能。但实际上,由于各种寄生效应不能等比例... 详细信息

将近五十年前,Intel公司创始人之一的Gordon Moore发现,每个IC芯片上晶体管的集成度都以每18个月翻一番的速度增加,该论断被称为“摩尔定律”。业界一直通过等比例缩小器件尺寸,来提高器件的性能。但实际上,由于各种寄生效应不能等比例缩小,而带来的短沟道效应、强场效应、量子效应等严重影响了集成电路性能的提高。然而,应变硅技术通过裁剪Si的能带结构,降低载流子散射几率P和有效质量m*而提升迁移率,最终提升器件性能,成为制备先进纳米器件关注的焦点。本论文主要涉及在硅中的应力与应变的关系,应力方向、大小与硅能带的变化关系,STI倾角对PMOS器件沟道应力分布和器件性能的影响和新的应力引入技术。首先,根据胡克定律,分析了在(100)、(110)、(111)面分别施加单、双轴张、压应力时,应变硅晶格参数与应力的关系。在此基础上,基于第一性原理,计算了应变硅的能带结构,讨论了应力与硅导带和价带变化的关系。其次,针对STI应力引入工艺中,其倾角变化的实际情况,首次通过理论分析与有限元仿真,研究了纳米MOS器件中STI倾角对沟道应力分布的影响,提出了α=105。的STI倾角优化值。最后,基于硅氧化后体积膨胀2.2倍的特点,提出了一种完全基于常规MOS工艺的应力引入方法。通过分析应力传递路径、氧化温度与时间对应力的影响,提出了温度时间积(TT)的概念,仿真表明,对于H20氧化,TT越小应力越大,以此为基础优化了多晶硅氧化应力引入工艺,并通过实验证实PoS氧化在衬底可引入了将近2GPa的张应力。

关键词：应变硅能带结构 STI倾角多晶硅氧化