检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

嵌入式微处理器的可测性设计技术研究

计算机工程与应用 2002年第16期38卷 218-222页

作者：高树静沈胜宇李思昆潘振宽青岛大学青岛266000 国防科技大学计算机学院长沙410073

文章介绍了一个嵌入式微处理器的可测性设计技术。根据嵌入式微处理器各个组成部件逻辑功能的特点,分别采用了内置自测试(BIST)、部分扫描(PartialScan)、边界扫描(BoundaryScan)等方法完成各个部件的可测性设计,并将符合IEEE1149.1的TA... 详细信息

文章介绍了一个嵌入式微处理器的可测性设计技术。根据嵌入式微处理器各个组成部件逻辑功能的特点,分别采用了内置自测试(BIST)、部分扫描(PartialScan)、边界扫描(BoundaryScan)等方法完成各个部件的可测性设计,并将符合IEEE1149.1的TAP控制器作为整个微处理器的测试控制器,达到了较优的可测性设计结果。

关键词：嵌入式微处理器可测性设计边界扫描逻辑电路

在线全文

学校读者我要写书评

暂无评论

嵌入式微处理器的高层总线缓冲模型

电路与系统学报 2006年第5期11卷 132-135页

作者：吴旭凡凌明杨军东南大学国家专用集成电路系统工程技术研究中心江苏南京210096

本文针对嵌入式微处理器结构特征,提出了一种高层总线缓冲模型。随后根据提出的缓冲模型设计仿真算法,并根据实际的设备行为进行抽样统计分析,实现了带有缓冲设备的高层动态仿真。结果显示高层的仿真结果反映了实测电路级仿真的数据趋势... 详细信息

本文针对嵌入式微处理器结构特征,提出了一种高层总线缓冲模型。随后根据提出的缓冲模型设计仿真算法,并根据实际的设备行为进行抽样统计分析,实现了带有缓冲设备的高层动态仿真。结果显示高层的仿真结果反映了实测电路级仿真的数据趋势,具有很好的一致性,证明了高层模型及仿真的有效性。

关键词：高层模型嵌入式微处理器缓冲总线带宽

在线全文

学校读者我要写书评

暂无评论

嵌入式微处理器的系统验证平台设计

计算机应用研究 2007年第10期24卷 240-242页

作者：庄伟樊晓桠西北工业大学航空微电子中心西安710072

基于FPGA和嵌入式操作系统VxWorks的优点,设计了"龙腾R2"微处理器的系统验证平台。在该验证平台上成功调试了VxWorks操作系统以及该验证平台支持的所有tShell和wShell命令及大量的测试程序。实践表明,该验证平台的调试和错误定位方法快... 详细信息

基于FPGA和嵌入式操作系统VxWorks的优点,设计了"龙腾R2"微处理器的系统验证平台。在该验证平台上成功调试了VxWorks操作系统以及该验证平台支持的所有tShell和wShell命令及大量的测试程序。实践表明,该验证平台的调试和错误定位方法快捷有效,提高了验证效率,缩短了设计周期。

关键词：嵌入式微处理器现场可编程逻辑 VxWorks 系统验证平台

在线全文

学校读者我要写书评

暂无评论

嵌入式微处理器的多层次可配置仿真工具

国防科技大学学报 2002年第4期24卷 53-56页

作者：张鲁峰赵文辉李思昆国防科技大学计算机学院湖南长沙410073

为了适应嵌入式定制微处理器的开发的需要 ,克服现有微处理器仿真工具的某些不足 ,文中介绍了微处理器的仿真验证工具———VCPU的设计和实现方法。同其它微处理器仿真工具相比 ,该工具具有多层次 ,可配置 ,功能全面的特点。利用该工具 ... 详细信息

为了适应嵌入式定制微处理器的开发的需要 ,克服现有微处理器仿真工具的某些不足 ,文中介绍了微处理器的仿真验证工具———VCPU的设计和实现方法。同其它微处理器仿真工具相比 ,该工具具有多层次 ,可配置 ,功能全面的特点。利用该工具 ,设计者可在设计早期进行系统集成验证 ,缩短设计周期并减少设计错误。

关键词：多层次可配置协同设计嵌入式微处理器仿真工具 VCPU 软件设计硬件设计

在线全文

学校读者我要写书评

暂无评论

嵌入式微处理器NCS的微程序设计

计算机工程与应用 2001年第9期37卷 15-16,38页

作者：王党辉高德远杨波朱霞西北工业大学航空微电子中心西安710072

设计拥有我国自主版权微处理器对国防及民用有着重大意义。微程序设计技术是实现微处理器指令系统的重要技术，但是许多设计者却感到这项工作复杂、难于掌握。文章结合１６位嵌入式微处理器ＮＣＳ的微程序设计探讨了微指令格式的确定以... 详细信息

设计拥有我国自主版权微处理器对国防及民用有着重大意义。微程序设计技术是实现微处理器指令系统的重要技术，但是许多设计者却感到这项工作复杂、难于掌握。文章结合１６位嵌入式微处理器ＮＣＳ的微程序设计探讨了微指令格式的确定以及微程序的填写等技术，期望能对广大设计者的工作有所帮助。

关键词：嵌入式微处理器 NCS 微程序设计指令系统微指令

在线全文

学校读者我要写书评

暂无评论

嵌入式微处理器中断控制单元的设计

计算机工程与应用 2001年第17期37卷 48-50页

作者：朱霞高德远张盛兵樊晓桠西北工业大学航空微电子中心西安710072

文章详细分析了嵌入式微处理器中的中断控制机制。对于可以设置是沿有效或电平有效的中断请求的接收提出了三种方案并比较了它们的优缺点。然后根据该处理器的要求给出了产生到微程序控制器的中断请求的算法，最后给出了键保护模式下中... 详细信息

文章详细分析了嵌入式微处理器中的中断控制机制。对于可以设置是沿有效或电平有效的中断请求的接收提出了三种方案并比较了它们的优缺点。然后根据该处理器的要求给出了产生到微程序控制器的中断请求的算法，最后给出了键保护模式下中断响应中硬件处理流程。

关键词：嵌入式微处理器中断控制单元接口设计

在线全文

学校读者我要写书评

暂无评论

嵌入式微处理器浮点执行部件的CPLD实现

计算机工程与应用 2002年第5期38卷 119-121页

作者：刘凌高德远张盛兵西北工业大学航空微电子中心西安710072

该文重点论述了基于MIL-STD-1750A标准的嵌入式微处理器浮点执行部件EMFPU(EmbeddedFloatingPointUnit)的CPLD实现。详细介绍了FLEX10KE器件的结构特点,EMFPU的设计,以及在AlteraCPLD可编程器件上的实现,并给出了实现的结果。

关键词： CPLD 浮点执行部件布局布线嵌入式微处理器

嵌入式微处理器接口总线控制器的CPLD设计

在线全文

学校读者我要写书评

暂无评论

半导体技术 2001年第4期26卷 46-49页

作者：吴朝晖郑学仁胡鹏华南理工大学应用物理系广东广州510640

介绍了用复杂可编程逻辑器件（ＣＰＬＤ）来实现嵌入式微处理器（ＭＣＵ）和ＤＳＰ处理器之间端口数据总线逻辑控制电路的设计，给出了接口数据总线逻辑的设计电路和部分仿真结果。证明本文采用的系统结构具有设计灵活、设计开发周期短... 详细信息

介绍了用复杂可编程逻辑器件（ＣＰＬＤ）来实现嵌入式微处理器（ＭＣＵ）和ＤＳＰ处理器之间端口数据总线逻辑控制电路的设计，给出了接口数据总线逻辑的设计电路和部分仿真结果。证明本文采用的系统结构具有设计灵活、设计开发周期短的优点。

关键词：可编程逻辑器件总线控制器设计接口嵌入式微处理器

在线全文

学校读者我要写书评

暂无评论

嵌入式微处理器分支预测的设计与实现

计算机应用 2011年第7期31卷 2004-2007页

作者：陈海民李峥王瑞蛟信息工程大学电子技术学院郑州450004

针对五级流水线嵌入式微处理器的特定应用环境,对分支预测技术进行了深入研究,提出了一种新的分支预测方案。该方案兼容带缓存设计,通过扩展指令总线,在取指段提前对分支指令跳转方向和目标地址进行预测,保存可能执行而未执行的指令和... 详细信息

针对五级流水线嵌入式微处理器的特定应用环境,对分支预测技术进行了深入研究,提出了一种新的分支预测方案。该方案兼容带缓存设计,通过扩展指令总线,在取指段提前对分支指令跳转方向和目标地址进行预测,保存可能执行而未执行的指令和地址指针以备分支预测失效时得以恢复,减少了预测失效的代价,同时保证了指令流的正确执行。研究表明,该方案硬件开销小,预测效率高,预测失效代价低。

关键词：嵌入式微处理器流水线 ARM指令集分支预测失效代价