检索结果-南通市图书馆

寄存器中软错误屏蔽效应分析和部分加固技术研究

在线全文

学校读者我要写书评

暂无评论

寄存器中软错误屏蔽效应分析和部分加固技术研究

作者：张金铃上海交通大学

学位级别：硕士

随着集成电路制造工艺的改进,集成电路的特征尺寸越来越小、单位面积上集成的器件越来越多、阈值电压下降,软错误对集成电路的可靠性影响越来越大。寄存器是处理器中的关键部件,比较容易受到软错误影响,对整个寄存器文件进行加固设计会... 详细信息

随着集成电路制造工艺的改进,集成电路的特征尺寸越来越小、单位面积上集成的器件越来越多、阈值电压下降,软错误对集成电路的可靠性影响越来越大。寄存器是处理器中的关键部件,比较容易受到软错误影响,对整个寄存器文件进行加固设计会带来较大的面积、性能和功耗的开销。因此准确分析寄存器文件中单个寄存器对软错误的敏感度和研究寄存器部分加固技术对提高系统可靠性具有重要意义。本文将软错误在寄存器中的传播与屏蔽效应分为三种情况:指令内屏蔽效应、延迟屏蔽效应与故障传播效应,详细分析了各种屏蔽效应的量化计算方法,提出了寄存器屏蔽窗口的概念、影响区域的概念,以及基于图的寄存器窗口分析方法(GBMW)来计算寄存器架构敏感因子(AVF)。接着本文概述了寄存器加固技术,分为软件加固技术和硬件加固技术,并提出了一种利用纠错码(ECC)的寄存器部分加固架构S-Shield,通过选取AVF值较大的寄存器优先加固,在有限的开销下获得较好的可靠性提升。本文通过处理器仿真平台GEM5,验证了GBMW分析软错误屏蔽效应的准确度,其计算的寄存器AVF值与故障注入得到的实际结果比较接近,计算误差是传统的不考虑软错误屏蔽因素的静态分析方法的57%。S-Shield加固架构与传统的ECC架构相比,加固性能平均提高了23%。

关键词：软错误寄存器架构敏感因子可靠性加固技术

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

寄存器软错误对程序可靠性影响的静态分析

计算机科学 2011年第1期38卷 290-294,F0003页

作者：徐建军谭庆平国防科学技术大学计算机学院长沙410073

继性能和功耗问题之后,软错误导致的计算可信性已成为一个日益严峻的课题。其中,由于寄存器访问频繁却未能被良好保护,发生在其中的软错误成为影响程序可靠性的关键因素之一。基于程序汇编代码,提出一种针对寄存器软错误的程序可靠性静... 详细信息

继性能和功耗问题之后,软错误导致的计算可信性已成为一个日益严峻的课题。其中,由于寄存器访问频繁却未能被良好保护,发生在其中的软错误成为影响程序可靠性的关键因素之一。基于程序汇编代码,提出一种针对寄存器软错误的程序可靠性静态分析方法。首先通过数据流分析技术提取所有可能影响程序执行的寄存器活跃区间,然后基于活跃区间的路径表达式分析其执行时间和出现频率,最后在此基础上计算在寄存器软错误影响下的程序可靠性。实验表明,该方法的分析结果与AVF分析法保持一致,同时其结果还指出相关的寄存器活跃区间的执行时间和出现频率,这为实现针对寄存器软错误的高效容错方法提供了依据。

关键词：软错误寄存器程序可靠性程序分析

三模冗余对SRAM型FPGA寄存器上电状态的影响分析

在线全文

学校读者我要写书评

暂无评论

空间电子技术 2022年第5期19卷 83-87,112页

作者：马小霞李园贾露娟郭睿兰州空间技术物理研究所兰州730000

SRAM型FPGA容易受到空间辐射环境引起的单粒子翻转效应影响,造成软件在轨故障进而影响任务成败,因此在空间应用时普遍采用三模冗余技术进行设计加固来提高软件可靠性。使用Xilinx TMRTool工具实现SRAM型FPGA的三模冗余是目前流行的三模... 详细信息

SRAM型FPGA容易受到空间辐射环境引起的单粒子翻转效应影响,造成软件在轨故障进而影响任务成败,因此在空间应用时普遍采用三模冗余技术进行设计加固来提高软件可靠性。使用Xilinx TMRTool工具实现SRAM型FPGA的三模冗余是目前流行的三模冗余实现方式,该方式无需额外编写代码,简化了设计师的工作。分析了Xilinx TMRTool对软件网表文件的改变流程和机理,对比了三模冗余处理前后FPGA寄存器的不同布局布线结果,分析了三模冗余工具对寄存器置位和复位的影响,给出了以SRAM型FPGA为核心控制器的产品设计建议。

关键词： FPGA 半锁结构 TMRTool 三模冗余寄存器

一种用于SAR A/D转换器的高速移位寄存器

在线全文

学校读者我要写书评

暂无评论

微电子学 2017年第1期47卷 1-4页

作者：康锐倪亚波李婷重庆邮电大学光电工程学院重庆400065 模拟集成电路重点实验室重庆400060

基于65nm标准CMOS工艺,提出了一种单次触发的动态D型触发器。基于这种D型触发器,设计了一种用于逐次逼近型(SAR)A/D转换器的高速移位寄存器。在传统的SAR A/D转换器转换过程中,比较器每比较1次,逻辑模块就进行1次移位和1次锁存,每1次移... 详细信息

基于65nm标准CMOS工艺,提出了一种单次触发的动态D型触发器。基于这种D型触发器,设计了一种用于逐次逼近型(SAR)A/D转换器的高速移位寄存器。在传统的SAR A/D转换器转换过程中,比较器每比较1次,逻辑模块就进行1次移位和1次锁存,每1次移位延迟约为2个D触发器的工作时间,因此,限制了整个系统的转换速度。相比于传统的移位寄存器,本文设计的高速移位寄存器兼具移位和锁存的特点,仅需要传统结构一半数量的D触发器就能实现输出移位和锁存功能。这种寄存器结构能够将A/D转换器的转换速度提升45%,且功耗更小。

关键词：逐次逼近型A/D转换器 D触发器寄存器高速

在线全文

学校读者我要写书评

暂无评论

一种寄存器自动化验证方法

中国集成电路 2023年第4期32卷 61-65页

作者：冯俊杰张晓冰北京中电华大电子设计有限责任公司射频识别芯片检测技术北京市重点实验室

随着芯片功能的不断增加,芯片中寄存器数量日趋庞大,寄存器的属性也日趋复杂,寄存器验证的完备性和高效性成为验证人员迫切需要解决的问题。本文介绍一种寄存器自动化验证方法,只需要提供寄存器的规格文档,极少的人工参与,即可自动生成... 详细信息

随着芯片功能的不断增加,芯片中寄存器数量日趋庞大,寄存器的属性也日趋复杂,寄存器验证的完备性和高效性成为验证人员迫切需要解决的问题。本文介绍一种寄存器自动化验证方法,只需要提供寄存器的规格文档,极少的人工参与,即可自动生成验证寄存器的仿真验证激励及相应说明文档。对于特殊功能的寄存器或寄存器位,会生成特殊寄存器报告,验证人员根据该报告对特殊寄存器加以补充验证,从而让寄存器的验证更完备。

关键词：寄存器自动化验证完备性高效性

在线全文

学校读者我要写书评

暂无评论

低开销的软错误免疫寄存器设计

国防科技大学学报 2009年第5期31卷 12-18页

作者：孙岩高昌垒李少青张民选国防科技大学计算机学院湖南长沙410073

随着工艺尺寸的逐渐缩小,集成电路中由放射性粒子引起的软错误不断增加,在设计时必须考虑由软错误引起的可靠性问题。使用软错误免疫寄存器对电路敏感部分选择性加固是降低逻辑电路软错误率简单有效的方法。总结了常用的软错误免疫寄存... 详细信息

随着工艺尺寸的逐渐缩小,集成电路中由放射性粒子引起的软错误不断增加,在设计时必须考虑由软错误引起的可靠性问题。使用软错误免疫寄存器对电路敏感部分选择性加固是降低逻辑电路软错误率简单有效的方法。总结了常用的软错误免疫寄存器结构,并使用可靠性分析方法对8种寄存器进行量化研究和比较,得出双模时空冗余寄存器具有更高的可靠度;针对现有可靠寄存器开销较大的缺点,设计了一种基于时钟延时的动态主级时空双模冗余寄存器——DMTS-DR,不仅能很好地免疫自身的SEU,还能对前级组合逻辑的SET进行有效屏蔽。与其它可靠寄存器相比,DMTS-DR的面积和延时开销都有大幅降低,在可靠性、面积和速度间实现了较好的折中。

关键词：寄存器软错误单事件翻转单事件瞬态时空冗余

一种应用于SRAM型FPGA寄存器的容错设计

在线全文

学校读者我要写书评

暂无评论

中国测试 2018年第9期44卷 75-79,95页

作者：邱根毕东杰彭礼彪电子科技大学自动化工程学院四川成都611731

寄存器作为SRAM型FPGA系统设计中的一个重要组成部分,容易受到太空环境中的高能粒子影响而发生软错误。三模冗余设计方法能够对寄存器进行容错防护,但带来大量的资源和功耗开销;针对此问题该文设计一种基于奇偶校验的双模冗余防护结构,... 详细信息

寄存器作为SRAM型FPGA系统设计中的一个重要组成部分,容易受到太空环境中的高能粒子影响而发生软错误。三模冗余设计方法能够对寄存器进行容错防护,但带来大量的资源和功耗开销;针对此问题该文设计一种基于奇偶校验的双模冗余防护结构,以触发器为单位,利用FPGA查找表结构特点,将两位触发器作为一组进行容错设计,通过奇偶校验选择正确结果输出,能从细粒度方面对寄存器的数据位进行错误屏蔽。该方法于Xilinx Virtex?-6 FPGA中进行设计验证,实验结果表明该方法设计实现的寄存器相对于三模冗余设计方法能减少16.7%的触发器资源和50%的查找表资源。

关键词：双模冗余故障容错寄存器软错误三模冗余

基于寄存器压力差异化的VLIWDSP编译器超块调度算法

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2015年第9期32卷 18-22页

作者：鲍丽丹张铁军王东辉中国科学院声学研究所北京100190 中国科学院大学北京100039

为了有效开发VLIW DSP处理器的指令级并行性,提出一种基于寄存器压力差异化的超块调度算法.该算法在传统列表调度的基础上扩展调度区间,同时以启发式的优先级函数综合考虑不同代码段的执行频率特性,设置差异化的寄存器压力敏感度.实验... 详细信息

为了有效开发VLIW DSP处理器的指令级并行性,提出一种基于寄存器压力差异化的超块调度算法.该算法在传统列表调度的基础上扩展调度区间,同时以启发式的优先级函数综合考虑不同代码段的执行频率特性,设置差异化的寄存器压力敏感度.实验显示该调度算法在有限的寄存器资源下合理开发指令并行度,达到提高程序性能的目的.

关键词：数字信号处理器超长指令字编译器指令调度寄存器

在线全文

学校读者我要写书评

暂无评论

异构多核平台下基础数学库寄存器分配方法

计算机应用 2014年第A01期34卷 86-89页

作者：郭正红郭绍忠许瑾晨张兆天中国洛阳电子装备试验中心河南洛阳471003 信息工程大学信息工程学院郑州450002 信息工程大学数字工程与先进计算国家重点实验室郑州450002

针对异构多核处理器协处理器数学函数中由于查表法和寄存器资源不足而导致的性能下降问题,提出一种基于热路径的寄存器分配方法,结合数学函数的相关路径特点和两类寄存器资源使用开销不一致的情况,对热路径和较少使用路径上的寄存器资... 详细信息

针对异构多核处理器协处理器数学函数中由于查表法和寄存器资源不足而导致的性能下降问题,提出一种基于热路径的寄存器分配方法,结合数学函数的相关路径特点和两类寄存器资源使用开销不一致的情况,对热路径和较少使用路径上的寄存器资源进行再分配过程,将较少使用路径上的高效寄存器资源与热路径上的耗时寄存器资源进行交换,最大限度消除热路径上的访存过程,以降低函数较少使用路径上的性能为代价从而提高函数热路径上的性能,从而达到提升函数整体性能的目的。实际数据表明,上述手段能够使协处理器典型数学函数的性能提升18%以上,从而有效发挥协处理器的计算性能。

关键词：异构多核查表寄存器热路径数学库