检索结果-南通市图书馆

信息网络安全 2022年第6期22卷 26-37页

作者：洪晟李雷原义栋高欣妍北京航空航天大学网络空间安全学院北京100191 南昌大学信息工程学院南昌330031 北京智芯微电子科技有限公司北京100192 北京航空航天大学高等理工学院北京100191

侧信道攻击是一种利用设备运行过程中侧信道的信息泄露展开的攻击,其可绕开加密算法,这对用户隐私安全产生了严重威胁。在处理器微架构存储体系中,频繁的内存访问和程序执行的快慢差别为侧信道攻击的产生创造了条件。微架构侧信道攻击... 详细信息

侧信道攻击是一种利用设备运行过程中侧信道的信息泄露展开的攻击,其可绕开加密算法,这对用户隐私安全产生了严重威胁。在处理器微架构存储体系中,频繁的内存访问和程序执行的快慢差别为侧信道攻击的产生创造了条件。微架构侧信道攻击不需要物理接触,只要攻击者与受害者处于同一环境即可进行攻击,其危害性较传统侧信道攻击更大。文章首先从攻击对象出发,分别从Cache、MMU和TLB三方面总结侧信道攻击技术和防御技术,提出协同安全模型框架;然后以检测进程风险、增加攻击难度和隔离安全区域为安全架构中心思想总结侧信道安全措施,提出处理器微架构存储体系侧信道协同安全模型,以指导新型架构设计;最后展望未来技术发展趋势,为研究侧信道防御技术提供参考。

关键词：处理器微架构侧信道防御侧信道攻击协同安全模型

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

面向软件优化的处理器微架构测试集研究与设计

面向软件优化的处理器微架构测试集研究与设计

引用

作者：秦翔西安电子科技大学

学位级别：硕士

随着集成电路行业的不断发展,处理器功能不断丰富,性能不断提升,应用领域覆盖人类生活的方方面面,处理器微架构也随之千姿百态。虽然处理器设计人员竭力平台化应用开发环境,在应用分析、编译器等方面进行大量改进,但仍无法彻底解决软件... 详细信息

随着集成电路行业的不断发展,处理器功能不断丰富,性能不断提升,应用领域覆盖人类生活的方方面面,处理器微架构也随之千姿百态。虽然处理器设计人员竭力平台化应用开发环境,在应用分析、编译器等方面进行大量改进,但仍无法彻底解决软件在不同平台运行的差异性的问题,尤其是在资源紧俏、性能要求高、功耗要求低的嵌入式环境下,软件和微架构的匹配性直接影响任务处理性能和用户体验效果。因此,为了充分利用嵌入式处理器的资源,提升程序的运行速度,针对嵌入式处理器微架构的特点而提出的软件优化方法显得尤为重要。本文以如何编写高质量软件为契机,提出了一种通过进行大规模测试获取的处理器硬件特征来指导程序开发或软件优化的方法,使程序在运行过程中充分的利用处理器的资源,发挥其特点,以提高软硬件的匹配程度。本文具体从以下几个方面展开对处理器微架构测试集的研究与设计。首先,本文对处理器微架构进行了深入的研究,在分析了主流嵌入式处理器微架构的特点后,建立了处理器微架构的通用化模型,总结了模型中各模块的作用和特点,同时讨论了各模块对程序运行效率的影响。其次,深入的研究了程序运行过程,建立了程序运行时间模型,分析了影响程序运行效率的因素,其中,重点讨论了程序内部结构对程序运行效率的影响。第三,结合对处理器微架构的研究和对程序运行过程的仔细研究,讨论了处理器微架构的测试集的设计方法和测试方法,同时,详细说明了部分测试程序的设计思路以及应注意的问题。最后,本文选取了一款PowerPC处理器和待优化的程序进行了测试验证工作,通过在待测处理器上运行测试集,获取了该处理器的一些特征参数,借助此参数讨论了待优化程序的优化方法,并对优化前后的程序的运行效率进行了对比分析,验证了通过该测试集获取的处理器特征参数来指导软件优化的方法的有效性与合理性,进一步证明了该研究方法和所设计的测试集的有效性。本文的研究性质属于基于大规模统计的经验性的方法,这同时也是本文的研究目的,期望通过总结程序运行过程中的经验,来指导软件编写或软件优化。在本文最后的验证中,通过对特征程序采用针对该处理器的专用优化方法,使得优化后的程序运行效率提升了25%,与采用其他不同优化方案优化后的程序相比,运行效率分别高出2%和4%左右,证明了依据本文提出方法所设计的测试集可以为软件优化提供指导意义。

关键词：处理器微架构测试集软件优化硬件特征

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

处理器性能波动检测的计时方法及评价指标

引用

计算机学报 2024年第2期47卷 456-472页

作者：廖秋承左思成王一超林新华上海交通大学高性能计算中心上海200240

超级计算机中的性能波动通常表现为软件在同一硬件上运行得忽快忽慢,或在配置相同的硬件上运行得快慢不一.在多种性能波动来源中,处理器性能波动隐蔽性强且危害巨大,可导致超级计算机整机性能急剧下降.然而,当前处理器性能波动研究面临... 详细信息

超级计算机中的性能波动通常表现为软件在同一硬件上运行得忽快忽慢,或在配置相同的硬件上运行得快慢不一.在多种性能波动来源中,处理器性能波动隐蔽性强且危害巨大,可导致超级计算机整机性能急剧下降.然而,当前处理器性能波动研究面临两大难题.首先,现有工具难以检测微小的性能波动.为了准确检测纳秒级的处理器性能波动,计时方法需要具有很高的精度和灵敏度.然而,现有工具在真实应用中用于计时测量时,计时结果波动可达数万拍,难以检测处理器性能波动.其次,现有方法难以客观评价不同工具的性能波动检测能力,缺乏量化评价指标.一次性能波动检测包含大量计时结果,其分布可能受性能波动和计时波动的共同影响.然而,现有方法无法评价这些测量结果是否真实反映了性能波动的特征.为解决第一个问题,本文对PAPI在不同缓存状态下的计时波动进行了测量和原因分析.随后,基于x86和Armv8指令集的内存屏障和序列化指令,设计了序列化屏障计时方法,用以抑制计时波动.为解决第二个问题,本研究对计时波动进行建模,首次提出了跨平台的计时方法精度和灵敏度指标及评价方法,定量评估了计时方法对微小时间波动的测量能力,为性能波动的检测和判定提供了依据.实验表明,在英特尔Xeon 6248和华为鲲鹏920-6426处理器上,与PAPI相比,序列化屏障计时方法的精度提高了2.2~30.2倍,灵敏度提高了1.9~44.8倍,并且能够检测到纳秒级别的性能波动.

关键词：高性能计算处理器微架构性能波动性能分析性能评测

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

处理器时间侧信道攻防技术综述

引用

高技术通讯 2024年第5期34卷 439-452页

作者：唐博文武成岗王喆中国科学院计算技术研究所处理器芯片全国重点实验室北京100190 中国科学院大学北京100049

现代处理器优化机制众多,设计人员在追求性能提升时,往往忽略背后的安全风险。时间侧信道攻击因其影响面广且隐蔽性好已成为最主要的安全威胁之一。随着瞬态执行攻击的出现,时间侧信道攻击的能力被进一步扩展,计算系统的安全基础被动摇... 详细信息

现代处理器优化机制众多,设计人员在追求性能提升时,往往忽略背后的安全风险。时间侧信道攻击因其影响面广且隐蔽性好已成为最主要的安全威胁之一。随着瞬态执行攻击的出现,时间侧信道攻击的能力被进一步扩展,计算系统的安全基础被动摇。为此,处理器厂商及安全人员提出了大量防御机制。这些机制具有不同的防护能力及性能开销。与此同时,新的瞬态执行漏洞和隐蔽信道也不断被发现,已提出的防御机制被不断突破。围绕处理器时间侧信道攻防技术的博弈日益激烈。本文从基本攻击原理出发,对现有时间侧信道攻击进行了归纳总结,并在此基础上进一步分析了相关防御机制的保护能力和性能瓶颈,从而梳理出时间侧信道攻防技术的发展趋势,为未来软硬件系统开发和安全技术探索提供参考。

关键词：处理器微架构时间侧信道攻击隐蔽信道瞬态执行攻击投机执行防御技术

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

基于RISC-V指令集架构的通用微控制器设计

基于RISC-V指令集架构的通用微控制器设计

引用

作者：顾梦杰东华大学

学位级别：硕士

随着全球化“缺芯”潮的持续以及中美贸易战的愈演愈烈,实现微控制器（Microcontroller Unit,MCU）这一基础芯片产品的自主化不仅是维持社会、经济正常发展的重要前提,更是维护国家安全的基本保障。在此背景下,本文基于完全开源开放的... 详细信息

随着全球化“缺芯”潮的持续以及中美贸易战的愈演愈烈,实现微控制器（Microcontroller Unit,MCU）这一基础芯片产品的自主化不仅是维持社会、经济正常发展的重要前提,更是维护国家安全的基本保障。在此背景下,本文基于完全开源开放的第五代精简指令集架构——RISC-V,设计了一款面向低功耗嵌入式场景的微控制器。本课题首先完成了一款支持RV32IMC指令集的MCU核心处理器。该处理器基于两级变长流水线,支持静态分支预测,并配备了独立的高性能乘、除法模块。处理器总线接口采用ARM公司AMBA 5总线协议所定义的AHB-Lite总线,具有较好的兼容性与可扩展性。同时该处理器还支持由Si Five公司0.11版RISC-V系统调试方案所定义的调试模式,通过与So C中的调试模块配合能够支持系统调试与程序烧录。在完成核心设计的基础上,本课题使用AHB-Lite总线替换了开源蜂鸟E203项目的So C系统高速总线,并完成了上述So C与本课题所设计核心处理器的集成,实现了一款具有完整功能的低功耗MCU。完成微架构设计后,本课题搭建了Testbench测试平台。通过运行RISC-V官方提供的“I”、“M”、“C”指令集测试程序以及由C语言编写的Hello World程序,初步验证了所设计MCU对RISC-V架构程序的执行能力以及对中断、异常的处理能力。完成软件仿真的基础上,本课题还通过硬件实现进一步测试、评估此次设计。首先进行FPGA原型验证,运行了由C语言编写的功能测试程序以及Dhrystone、Core Mark跑分程序。在验证本设计硬件实现后功能正确性的基础上测试了设计的性能表现。本次设计获得了1.46 DMIPS/MHz以及2.7 Core Mark/MHz的跑分成绩,性能介于ARM Cortex-M23与ARM Cortex-M3之间。最后还基于中芯国际55纳米工艺完成了本次设计微控制器核心的硬件综合。在125MHz的时序约束下,本次设计的MCU核心处理器共包含22949个cell,cell总面积为50259。在1.08V电压下运行Dhrystone程序的平均功耗为2.8538m W。

关键词： RISC-V 微控制器处理器微架构 FPGA

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

不插电的无线体验

引用

电子产品世界 2003年第4B期10卷 84-85页

来源：

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

欢迎您,

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案：

请选择收藏分类：

通借通还

欢迎您,

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：