处理器时间侧信道攻防技术综述

作     者：唐博文 武成岗 王喆 TANG Bowen;WU Chenggang;WANG Zhe

作者机构：中国科学院计算技术研究所处理器芯片全国重点实验室北京100190 中国科学院大学北京100049 

出 版 物：《高技术通讯》 (Chinese High Technology Letters)

年 卷 期：2024年第34卷第5期

页      面：439-452页

学科分类：0839[工学-网络空间安全] 08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

基　　金：国家自然科学基金青年基金(61902374) 国家自然科学基金联合重点基金(U1736208)资助项目 

主　　题：处理器微架构 时间侧信道攻击 隐蔽信道 瞬态执行攻击 投机执行 防御技术 

摘      要：现代处理器优化机制众多,设计人员在追求性能提升时,往往忽略背后的安全风险。时间侧信道攻击因其影响面广且隐蔽性好已成为最主要的安全威胁之一。随着瞬态执行攻击的出现,时间侧信道攻击的能力被进一步扩展,计算系统的安全基础被动摇。为此,处理器厂商及安全人员提出了大量防御机制。这些机制具有不同的防护能力及性能开销。与此同时,新的瞬态执行漏洞和隐蔽信道也不断被发现,已提出的防御机制被不断突破。围绕处理器时间侧信道攻防技术的博弈日益激烈。本文从基本攻击原理出发,对现有时间侧信道攻击进行了归纳总结,并在此基础上进一步分析了相关防御机制的保护能力和性能瓶颈,从而梳理出时间侧信道攻防技术的发展趋势,为未来软硬件系统开发和安全技术探索提供参考。