检索结果-南通市图书馆

为4D无线通信设计基于软件无线电及变宽度SIMD处理器体系结构

在线全文

学校读者我要写书评

暂无评论

电子产品世界 2015年第9期22卷 32-34,50页

作者：王光西安文理学院信息工程学院陕西西安710065

软件无线电(SDR)处理器目前依然面临非常多的问题。通过对4G无线通信协议的算法研究,参照现存的面向4G无线通信的商业处理器,设计并实现了基于SDR及变宽度的4G无线通信SIMD处理器体系结构;通过对处理器工作模式的研究给出了处理器中处... 详细信息

软件无线电(SDR)处理器目前依然面临非常多的问题。通过对4G无线通信协议的算法研究,参照现存的面向4G无线通信的商业处理器,设计并实现了基于SDR及变宽度的4G无线通信SIMD处理器体系结构;通过对处理器工作模式的研究给出了处理器中处理单元(PE,Process Element)核标量流水线的硬件实现方案。最后,对流水线模块进行了逻辑综合仿真,验证了设计的正确性。

关键词：软件无线电变宽度度SIMD 处理器体系结构

Feig快速DCT算法及其处理器的体系结构设计

在线全文

学校读者我要写书评

暂无评论

计算机研究与发展 1998年第12期35卷 1124-1129页

作者：赵德斌陈耀强胡良校香港城市大学计算机科学系哈尔滨工业大学计算机科学系哈尔滨150001 哈尔滨工业大学计算机科学系

离散余弦变换 (discrete cosine transform )是 JPEG和 MPEG中的关键技术之一 .当前MPEG的普遍应用是在解码中使用 ,一个解码的例子是 VCD,IDCT是静止 /运动补偿帧解码的关键部分 .为了要得到较好的性能 ,IDCT通常被硬件逻辑实现而嵌入... 详细信息

离散余弦变换 (discrete cosine transform )是 JPEG和 MPEG中的关键技术之一 .当前MPEG的普遍应用是在解码中使用 ,一个解码的例子是 VCD,IDCT是静止 /运动补偿帧解码的关键部分 .为了要得到较好的性能 ,IDCT通常被硬件逻辑实现而嵌入产品中 ,但该方法有一个缺陷 ,那就是 IDCT的硬件逻辑实现不能完成 MPEG所需要的其它功能 ,如音频解码 ,视频 /音频的比特流可变长度解码等等 .文中提出的 Feig快速 DCT算法的并行顺序指令流实现 IDCT的处理器体系结构就能满足 MPEG的上述要求 .该处理器与硬件逻辑实现相比使用较少的硬件资源 ,剩余的计算能力还可以用于音频解码及视频

关键词： DCT 处理器体系结构图象处理图象压缩

在线全文

学校读者我要写书评

暂无评论

面向HPC的高性能微处理器研究进展

计算机工程与科学 2020年第10期42卷 1742-1748页

作者：王耀华郭阳国防科技大学计算机学院湖南长沙410073

高性能计算HPC以其强大的计算能力成为关系国计民生的重要技术。作为高性能计算系统算力源泉的高性能微处理器,更是当前各国竞相争夺的技术高地,是高性能计算领域优势和实力的决定性技术。基于这一背景,以NVIDIA、Intel和AMD等主流处理... 详细信息

高性能计算HPC以其强大的计算能力成为关系国计民生的重要技术。作为高性能计算系统算力源泉的高性能微处理器,更是当前各国竞相争夺的技术高地,是高性能计算领域优势和实力的决定性技术。基于这一背景,以NVIDIA、Intel和AMD等主流处理器厂商面向HPC的高性能处理器架构为主要目标,从计算资源的组织方式、存储子系统设计和核间互连技术等3个关键方面展开了研究与分析,在此基础上对当前高性能微处理器的主流技术进行了总结和展望。本文的分析和结论能够为未来面向HPC的微处理器研究提供有益的参考。

关键词：高性能计算处理器体系结构存储子系统编程模型

媒体处理器编译器中寄存器分配与代码生成技术的研究与实践

在线全文

学校读者我要写书评

暂无评论

媒体处理器编译器中寄存器分配与代码生成技术的研究与实践

作者：高磊浙江大学

学位级别：硕士

编译器是计算机系统的重要组成部分，它可以将用户编写的高级语言程序翻译作目标机器上的汇编程序，从而方便了应用程序的开发。在数字信号处理、媒体处理、嵌入式系统等领域，数字信号处理器、媒体处理器有着广泛的应用。相对于通用处... 详细信息

编译器是计算机系统的重要组成部分，它可以将用户编写的高级语言程序翻译作目标机器上的汇编程序，从而方便了应用程序的开发。在数字信号处理、媒体处理、嵌入式系统等领域，数字信号处理器、媒体处理器有着广泛的应用。相对于通用处理器，这些专门用途处理器可以提供复杂而针对性强的指令，从而使得特定领域中的应用程序可以获得更高的执行速度。但是在这些目标机器上，要么专用指令难以从高级语言直接生成，要么寄存器和指令集异构，所以面向这些目标机器的编译器往往难以生成高效的代码。寄存器分配和代码生成是决定编译器能否生成高效代码的关键部分。由于目标机器结构上的不同，面向媒体处理等领域的编译器在寄存器分配和代码生成上往往不能照搬面向通用处理器编译器中的相应部分，而应该根据特殊情况加以设计和改造。 MD160x和MD320x是浙江大学信息与通信工程研究所自行开发设计的两个系列的媒体处理器，主要面向数字信号处理和媒体处理等应用。针对MD160x和MD320x，分别设计开发了配套编译器MD16CC和MD32CC。MD16CC和MD32CC在寄存器分配和代码生成上分别具有各自的特点。 MD160x是具有流水结构的16位数字信号处理器，在MD160x中，指令集和寄存器异构，难以利用面向通用处理器编译器的图着色寄存器分配和基于模版匹配的代码生成法。为了生成高效的代码，作者设计了改进的直接代码生成器IDCG并在MD16CC上加以应用。 MD320x是一种结合了RISC和DSP各自特点的32位媒体处理器，提供通用目的寄存器，同时利用将一些通用目的寄存器用作索引寄存器或辅助寄存器提供了多种寻址方式。此外还提供了并行指令和SIMD指令，使得处理器具有强大的媒体处理能力。但同时，上述特点也使得MD32CC中可用来进行分配的寄存器数目较少，对寄存器分配算法带来很大的挑战。为了生成高效的代码，作者设计了改进的基于图着色的寄存器分配算法，有效提高了生成代码的质量。

关键词：代码生成媒体处理器目标机器处理器体系结构图着色指令集执行速度汇编代码寻址方式语法树

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于MIPS处理器的模拟器设计与实现

基于MIPS处理器的模拟器设计与实现

作者：丁鹏飞兰州交通大学

学位级别：硕士

随着IC设计和工艺的飞速发展,设计和生产大规模的片上系统芯片成为热门。片上系统芯片的核心技术是处理器技术,设计者为了最大限度的保证处理器的开发后期各种功能以及性能指标与前期目标相吻合,开发一款有较快的运行速度、较高的模拟... 详细信息

随着IC设计和工艺的飞速发展,设计和生产大规模的片上系统芯片成为热门。片上系统芯片的核心技术是处理器技术,设计者为了最大限度的保证处理器的开发后期各种功能以及性能指标与前期目标相吻合,开发一款有较快的运行速度、较高的模拟精度、修改灵活的模拟器,实现辅助处理器的体系结构验证和减少处理器的开发周期是一个必不可少的重要工具。本文采用Eclipse集成开发环境使用C/C++语言实现基于低功耗MIPS处理器的模拟器开发。本文模拟器主要工作和研究内容如下:(1)模拟器内核的实现。模拟器完成MIPS处理器的所有指令的功能模拟,主要包括算数及逻辑运算、Load/Store、分支跳转等指令类型。通过定义特殊的数据结构模拟寄存器和存储器。模拟器使用了五级流水线技术将单条指令拆分成取指、译码、派遣、执行、写回五个阶段,对模拟过程采取反向执行流水线的各个阶段,实现模拟指令与处理器的指令并行执行过程保持一致,提高指令执行效率。(2)模拟器的流水线优化。首先,为了避免流水线的取指阶段读取指令在下一阶段重复译码,流水线加入缓存队列将经过译码阶段的指令信息进行缓存,通过ISODATA(迭代自组织数据分析)算法实现对缓存队列中模式指令分类,加快取指阶段判断当前指令是否在缓存队列中识别速度,如果存在,取指阶段的指令跳过译码阶段,否则指令进行译码,然后执行流水线其他阶段,加快流水线的速度。其次,译码阶段为了减少32位指令不必要的比特位解码操作,使用改进后FSM(有限状态机)算法实现指令译码,提出将跳出态加入状态机的状态集合实现该算法优化,当该算法按位解码指令时,如果解析得到跳出态,表明指令和模拟函数不匹配,退出该算法状态转移过程,状态机继续迭代循环下一个指令功能模拟函数,如果解析得到接受态,表明译码成功,在流水线执行阶段执行当前指令功能模拟函数。通过对流水线优化,模拟器实现流水线速度提升。(3)模拟器测试。经过综合优化模拟器运行主流数字信号处理运算相关算法测试性能,测试证实其功能正确,分析优化后比优化前的模拟器速度性能大约提高15%,精度误差小于10%,对处理器性能的评估和功能验证具有很好的参考性。

关键词： MIPS指令集处理器体系结构处理器模拟器流水线缓存机制

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

网络处理器的同步优化

网络处理器的同步优化

作者：陈俊朴复旦大学

学位级别：硕士

随着英特网的爆炸性增长,网络系统必须在满足不断增长的网络链接速度的同时,能够灵活的应对网络的不断演化。对速度和灵活性的双重需求催生了新一代的网络硬件——网络处理器。为了适应新情况,网络处理器往往被设计成为并行多处理机系... 详细信息

随着英特网的爆炸性增长,网络系统必须在满足不断增长的网络链接速度的同时,能够灵活的应对网络的不断演化。对速度和灵活性的双重需求催生了新一代的网络硬件——网络处理器。为了适应新情况,网络处理器往往被设计成为并行多处理机系统。如果底层的体系结构的细节被原样暴露给程序员,编写这样的系统就意味着程序员必须进行直接的资源管理,分配和协调,这会使得编程成为一件不仅十分麻烦,而且非常容易犯错的工作。为了让程序员关心的焦点从这些细节转移到程序本身上面,高级语言和编程模型则隐藏了底层细节,并且用串行语义来描述程序,正如传统的C程序一样。如果采用高级语言编写程序,编译器就需要对程序进行自动并行化,把串行程序转换为并行程序,从而使得生成的代码能够正确的运行于多个处理器上。当针对多处理机系统对源程序进行自动并行化时,被高级语言和编程模型隐藏的细节必须得到正确的处理。其中,编译器必须保证引入了适当的同步代码,从而保持原来程序的串行语义。从网络程序的角度来看,需要进行同步的变量往往都是在处理不同的包时共享的程序内部状态。而另一方面,随着网络的爆炸和复杂化,不少网络程序变得拥有越来越多的状态,尤其是对网络协议栈中第四层以上的程序来说。其中的一个例子就是上层协议的网络程序中的会话状态。在这样的程序中,有更多的共享变量以及更多的数据相关。因此,编译器面临着的问题就是生成复杂的同步代码来保护程序中大量的内部状态在并行处理时不受到破坏。为了对编译器生成的同步进行优化,我们研究了针对Intel IXPauto-partitioning C编程模型的并行编译器,提出了一个全新的编译优化框架。在这个框架中,我们采用程序划分的方法来解决同步不同的线程时面临的各种困难和议题。实验给出了一个很好的性能结果,证明了我们的方法提升程序的并行性方面获得了可观的效果。

关键词：网络处理器同步优化处理器体系结构网络程序多处理机系统自动并行化临界区编程模型串行程序数据相关

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

数字信号处理器MD16验证研究

数字信号处理器MD16验证研究

作者：陈东晓浙江大学

学位级别：硕士

随着集成电路设计和工艺技术、信号处理技术的发展，数字信号处理器(Digital Signal Processor DSP)取得了巨大的发展，数字信号处理技术已经在通讯，多媒体，信息家电等各个领域得到了极为广泛的应用。同时数字集成电路规模也越来越大... 详细信息

随着集成电路设计和工艺技术、信号处理技术的发展，数字信号处理器(Digital Signal Processor DSP)取得了巨大的发展，数字信号处理技术已经在通讯，多媒体，信息家电等各个领域得到了极为广泛的应用。同时数字集成电路规模也越来越大，到目前为止，它的增长荃本上遵循Moore定律，以每18个月翻一番的速度持续地增长。随着亚微米、深亚微米技术的不断发展，设计技术的也不断提高，使得电路规模和集成度的不断增大。这样数字信号处理器的电路规模和集成度也越来越大、芯片特征线宽越来越小、验证测试越来越困难. 虽然DSP处理器的电路规模不断增大的同时，引脚数目也在不断增多，但是其引脚与芯片的规模比却在不断减少。另一方面随着芯片封装技术的提高，也使传统针床测试方法变得不现实.同时石市场对DSP处理器的开发周期要求也越来越短。没有合理的仿真验证策略和相应的测试平台，处理器功能的正确性和性能的稳定性就得不到保证。所以，对于整个DSP处理器芯片的验证测试，可测性设计方法、侧试资源如引脚如何合理安排和使用，采用何种验证测试平台等等，对于保证被测DSP处理器功能的正确性、性能的稳定性和上市进程至关重要。

关键词：处理器体系结构指令集边界扫描扫描链验证测试 MD16 状态机指令寄存器验证平台存储器芯片

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

网络处理器中帧处理技术研究

网络处理器中帧处理技术研究

作者：栾志国浙江大学

学位级别：硕士

随着网络带宽需求的不断提高以及网络服务类型的多样化,以前以CPU为核心的网络系统结构框架已经在针对众多帧处理这一重要环节上明显不能胜任如,而以ASIC配上CPU为核心的网络系统结构框架在网络服务类型不断涌现的大浪前也难以抵挡,因为... 详细信息

随着网络带宽需求的不断提高以及网络服务类型的多样化,以前以CPU为核心的网络系统结构框架已经在针对众多帧处理这一重要环节上明显不能胜任如,而以ASIC配上CPU为核心的网络系统结构框架在网络服务类型不断涌现的大浪前也难以抵挡,因为ASIC往往针对某种具体类型的协议,难以支持多种协议,即使在处理具体协议时,往往也不大考虑应用上的可配置性和可扩展性,所以难以满足新的网络服务类型的需求,另外ASIC芯片的研发大致需要两年的设计周期又足以让网络系统出现了青黄不接的尴尬局面。此时具有灵活性的网络处理器的出现恰恰可以缓解此,网络处理器是面向网络应用领域的应用特定指令处理器,它具有面向数据分组处理、具有体系结构特征和特定电路、以及软件可编程等特性,其中通过灵活的软件体系提供硬件级的处理性能是网络处理器的关键特性。目前,全球市场上有一些网络处理器,它们在组成网络系统结构上都大致相当,但在网络处理器芯片内部却往往采用不同的体系结构和设计理念。像Intel IXP采用微引擎流水线结构,HIFN NP4GX采用微引擎并行结构,Agere采用快速通道和慢速通道分叉结构等等。它们都各有千秋,互有利弊。我所研究的NP4GX有精简的帧处理指令集,可以处理IPv4和IPv6等多种协议,能够对帧进行流控制和管理、流量检测和控制、数据纠错。它可以支持组成64颗芯片的网络系统,通过中央控制器对系统内的芯片进行控制和配置,做到实时监测、实时汇报,是4Gbps上的最强力竞争者。本文介绍网络处理器发展史以及其优越性、EEDS(Egress Enqueue/Dequeue/Scheduler)对帧分片重组,帧分类,帧存储控制,流管理与控制,流量控制与整形,排队调度策略,帧校验和纠错等等。

关键词：网络处理器处理器体系结构信元头处理器芯片网络系统系统结构框架微引擎指令集网络应用领域协处理器

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于嵌入式的LED点阵显示屏的研究与实现

基于嵌入式的LED点阵显示屏的研究与实现

作者：童星武汉理工大学

学位级别：硕士

嵌入式系统是指以应用为中心,以计算机技术为基础,软件硬件可裁剪,适应应用系统对功能、可靠性、成本、体积和功耗严格要求的专用计算机系统.随着微电子技术和计算机技术的发展,微控制芯片的功能越来越强大,使用嵌入式微控制芯片的设备... 详细信息

嵌入式系统是指以应用为中心,以计算机技术为基础,软件硬件可裁剪,适应应用系统对功能、可靠性、成本、体积和功耗严格要求的专用计算机系统.随着微电子技术和计算机技术的发展,微控制芯片的功能越来越强大,使用嵌入式微控制芯片的设备和系统越来越多,从而使得这种技术越来越引人注目.今天,嵌入式系统带来的工业年产值已超过1万亿美元,它正在成为信息技术(IT)产业争夺的重点之一.针对如此巨大的市场,围绕嵌入式系统发展的研究和开发也就成了计算机软/硬件技术发展最活跃的方向之一.本文系统地介绍了嵌入式系统的基本原理和技术,并应用嵌入式芯片CPU(ARM)和嵌入式操作系统uClinux进行实际项目的研发,在此基础上对嵌入式系统的基本构成和开发进行了深入的研究.本文共分为七章:第1章介绍了点阵显示系统中使用的技术.新型点阵显示系统使用了嵌入式系统、CPLD两大技术.第2章介绍了新型点阵显示系统的总体方案.针对旧的点阵显示系统,提出功能上的改进以及相应的软/硬件的措施.第3章介绍了嵌入式系统的硬件核心CPU的性能和结构特点.并以S3C4510B为例,详述了嵌入式CPU的构架及其实现.第4章介绍了嵌入式系统软件的基础及其发展.嵌入式操作系统是嵌入式系统的组成部分,也是嵌入式系统的重要发展方向.本章讨论了基于嵌入式操作系统的软件开发原理和构架.第5章介绍了新型点阵显示系统中LED屏驱动模块的实现.本章介绍了如何利用CPLD技术,通过点阵码的获取、点阵码传输与相应的行扫描各个环节来实现LED图形的显示.第6章介绍了通信端口的设计.在嵌入式系统开发过程中,通信端口起着至关重要的作用,同时通信端口的编程也是嵌入式系统面向网络、面向信息的必然趋势.第7章介绍了新型点阵显示系统的优点,以及进一步的发展方向.

关键词：处理器体系结构嵌入式芯片指令集高速缓存通用寄存器控制寄存器文件系统硕士学位论文外部存储器超标量