检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

咬尾卷积码的编译码算法研究

咬尾卷积码的编译码算法研究

作者：杨晨光西安电子科技大学

学位级别：硕士

卷积码在编码过程中引入寄存器,增加了码元之间的相关性,在相同复杂度条件下可获得比线性分组码更高的编码增益。一般情况下,传统卷积码的寄存器初始状态设置为零,但是编码结束之后无法判断寄存器的末尾状态,这种状态的不确定性会降低... 详细信息

卷积码在编码过程中引入寄存器,增加了码元之间的相关性,在相同复杂度条件下可获得比线性分组码更高的编码增益。一般情况下,传统卷积码的寄存器初始状态设置为零,但是编码结束之后无法判断寄存器的末尾状态,这种状态的不确定性会降低译码的准确率。通常需要对寄存器状态进行归零处理,但这引入了更多的冗余比特,造成码率损失,当应用于短码场景时,码率损失现象将愈发明显。为了解决码率损失,咬尾卷积码在编码时增加了预编码环节,根据预编码结束后寄存器的状态信息,设置实际编码过程寄存器初始状态,可使一帧信息编码前与编码后的寄存器状态相同。咬尾操作没有引入归零比特因此可以避免码率损失。本文主要对咬尾卷积码的编译码方案进行研究。基于编码过程可分为预编码和实际编码两阶段的特点,提出并实现了一种快速的咬尾卷积码编码方案,通过增加一组寄存器的方式对普通的乒乓操作进行改进,使得待编码数据可以连续输入而无需等待,大大提高了编码速度。此外,简要分析了几种译码方案的优缺点和具体原理,详细介绍了Bi PFSA译码算法,并从该方案出发,着手于减小译码时延,提出了两种并行译码改进方案MBi PFSA1和MBi PFSA2。这两种算法的创新之处是将启发函数的计算及更新过程和实际搜索过程并行化处理,能够降低整个译码过程的搜索次数,进而降低译码时延。其中,MBi PFSA1算法直接将Bi PFSA算法的后向搜索和前向搜索并行化处理;MBi PFSA2算法在MBi PFSA1的基础上,改变了后向搜索停止的条件,使得启发函数的信息更新更加准确,有利于进一步减少搜索次数。最后从理论上证明了两种方案具有和Bi PFSA相同的最优性,即保证在算法结束时能够找到一条最大似然咬尾路径。在不同帧长情况下对提出的译码算法进行仿真,结果显示这两种方案的译码准确度与Bi PFSA算法相差不大。算法的时间复杂度主要体现在路径扩展次数的多少,通过对仿真过程中算法的路径扩展次数进行分析,可知提出的两种并行算法相对Bi PFSA算法减少了译码时延,且随着信噪比的降低,两种并行算法对时延的改善效率会提高。当然,并行处理后向和前向搜索需要更多的计算和空间资源。根据对堆栈内存储路径的数量分析,可知并行的特性使得两种算法的空间复杂度较Bi PFSA算法更高,且随着信噪比的降低,这种现象更加严重。综上,本文提出的两种并行算法在增加空间和计算复杂度的代价下取得了对译码时延的改善。

关键词：咬尾卷积码编译码并行 MBiPFSA 最大似然

LTE系统中咬尾卷积码的编译码算法仿真及性能分析

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

计算机应用研究 2010年第9期27卷 3338-3340,3355页

作者：陈发堂陶根林重庆邮电大学通信与信息工程学院

介绍了LTE系统中的咬尾卷积编码器,分析了该编码器的增益,在众多译码算法的基础上研究咬尾卷积码的几种译码算法,通过MATLAB对这几种译码算法在不同信道环境、不同长度数据块的情况下进行性能仿真,并对仿真结果进行分析。从性能和复杂... 详细信息

介绍了LTE系统中的咬尾卷积编码器,分析了该编码器的增益,在众多译码算法的基础上研究咬尾卷积码的几种译码算法,通过MATLAB对这几种译码算法在不同信道环境、不同长度数据块的情况下进行性能仿真,并对仿真结果进行分析。从性能和复杂度这两个角度考虑,两步维特比算法较适合作为LTE通信系统中咬尾卷积码的译码方法。

关键词： 3GPP长期演进(LTE) 咬尾卷积码维特比算法译码仿真

面向5G通信的咬尾卷积码和Turbo码技术研究

在线全文

学校读者我要写书评

暂无评论

面向5G通信的咬尾卷积码和Turbo码技术研究

作者：平磊西安电子科技大学

学位级别：硕士

咬尾卷积码(TBCC)和Turbo码在LTE系统中占据着重要地位,如今在5G编码方案的争夺中,这两类编码方案再次成为众多公司的关注焦点。本文针对5G提出的场景需求,对咬尾卷积码和Turbo码进行了深入的研究与分析。在5G系统中,信道编码技术的应... 详细信息

咬尾卷积码(TBCC)和Turbo码在LTE系统中占据着重要地位,如今在5G编码方案的争夺中,这两类编码方案再次成为众多公司的关注焦点。本文针对5G提出的场景需求,对咬尾卷积码和Turbo码进行了深入的研究与分析。在5G系统中,信道编码技术的应用分为增强移动宽带(eMBB)、大规模机器类通信(mMTC)和超高可靠低时延通信(uRLLC)三大场景。其中,uRLLC场景的信道编码方案主要针对小数据包设计,具有低时延高可靠的特点。包括Nokia在内的很多公司都支持TBCC作为uRLLC场景中短码的备选方案。针对卷积码,本文首先对它的编码原理进行了详细的介绍,并给出了其Viterbi和BCJR两种译码算法。接着对LTE系统中提出的TBCC的编码结构进行了简要介绍。同时根据5G场景中对短码的需求,分析了几种常见的TBCC译码算法。然后针对这几种译码算法存在的问题,提出了相应的改进译码算法。最后从性能和复杂度方面对改进的译码算法进行了分析与比较,指出了它们的优势和适用场景。针对Turbo码,本文首先对它的编码原理和迭代译码算法进行了详细的介绍。接着结合LTE系统,给出了不同码率的Turbo码在AWGN信道下的性能仿真,并指出了其在5G中所面临的问题。然后针对3GPP提案中所提出的增强型Turbo码进行了仿真实现。最后分析并讨论了不同的译码算法及其迭代次数对增强型Turbo码译码性能的影响。仿真结果表明,与LTE系统中的Turbo码相比,增强型Turbo码具有更好的性能,消除了高码率Turbo码误码平层过早出现的现象。最后,本文给出了TBCC在FPGA上的设计与实现。在设计中采用了模块化的思想,同时在状态度量的计算中采用了部分并行的处理方法,提高了其吞吐率。最后在FPGA的Xilinx Virtex-6 XC6VLX240T芯片上完成了性能测试。

关键词： LTE 5G 咬尾卷积码 Turbo码 FPGA

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于SOVA的固定时延咬尾卷积码译码算法

杭州电子科技大学学报（自然科学版） 2016年第4期36卷 24-28页

作者：李朋飞张福洪易志强杭州电子科技大学通信工程学院浙江杭州310018

针对咬尾卷积码最大似然译码算法复杂度过高,循环维特比算法及其低复杂度改进算法译码延迟不固定的缺点,提出了一种基于软输出维特比译码(SOVA)的咬尾卷积码译码算法,算法在降低译码复杂度的同时使译码算法保持固定的译码延迟.算法的主... 详细信息

针对咬尾卷积码最大似然译码算法复杂度过高,循环维特比算法及其低复杂度改进算法译码延迟不固定的缺点,提出了一种基于软输出维特比译码(SOVA)的咬尾卷积码译码算法,算法在降低译码复杂度的同时使译码算法保持固定的译码延迟.算法的主要思想是:在正式译码之前,采用经过修改的SOVA算法确定编码寄存器的初始状态,进而把咬尾卷积码的译码算法转化为普通卷积码的译码算法.仿真结果表明,在误比特率性能上,该算法比较接近最大似然译码算法,并且优于循环维特比译码算法.

关键词：咬尾卷积码软输出viterbi算法固定时延软信息

在线全文

学校读者我要写书评

暂无评论

TD-LTE系统咬尾卷积码译码算法研究

信息技术 2015年第9期39卷 144-146,150页

作者：李佳朱宇霞洪媛武汉邮电科学研究院武汉437000 北京北方烽火科技有限公司北京100085

在TD-LTE系统中,要获得准确可靠的信道传输,就要在发送端采用差错控制编码。而卷积码作为一种前向纠错技术被应用于很多现代通信系统中,此外采用卷积码编码的数据在接收端通常都采用Viterbi译码来实现。首先介绍了咬尾卷积码编码原理,... 详细信息

在TD-LTE系统中,要获得准确可靠的信道传输,就要在发送端采用差错控制编码。而卷积码作为一种前向纠错技术被应用于很多现代通信系统中,此外采用卷积码编码的数据在接收端通常都采用Viterbi译码来实现。首先介绍了咬尾卷积码编码原理,然后研究了译码的两种方法并在此基础上提出改进算法,最后通过性能仿真以及译码复杂度的比较来分析这三种译码算法。

关键词：咬尾卷积码 Viterbi译码 MATLAB仿真

在线全文

学校读者我要写书评

暂无评论

一种高效咬尾卷积码译码器的设计与仿真

电子元器件应用 2010年第7期12卷 61-63页

作者：马金辉北京工业大学嵌入式系统重点实验室北京100124

介绍了咬尾卷积码的最优和次最优译码算法的实现细节,给出了采用新的蝶形图计算方法和环形内存来节省硬件资源的实现方法,最后给出了次最优算法在FPGA上的实现结果。

关键词：咬尾卷积码次最优译码算法蝶形图 FPGA

在线全文

学校读者我要写书评

暂无评论

基于FPGA的咬尾卷积码编码器的实现

电子科技 2007年第11期20卷 55-58页

作者：王润荣张向东许兵舰西安电子科技大学通信工程学院陕西西安710071

在阐述咬尾卷积码编码器基本工作原理的基础上,提出了基于Verilog HDL语言设计(2,1,6)咬尾卷积码编码器的方法。给出了利用现场可编程门阵列器件设计的咬尾卷积码编码器电路,并进行了编译和波形仿真,综合后下戢到FPGA芯片StratixⅡGX:EP... 详细信息

在阐述咬尾卷积码编码器基本工作原理的基础上,提出了基于Verilog HDL语言设计(2,1,6)咬尾卷积码编码器的方法。给出了利用现场可编程门阵列器件设计的咬尾卷积码编码器电路,并进行了编译和波形仿真,综合后下戢到FPGA芯片StratixⅡGX:EP2SGX90FF1508C3中,测试结果表明该编码器具有实际的使用价值,更重要的是提高了无线通信系统的数据传输质量。

关键词：咬尾卷积码 Verilog HDL IEEE 802.16e

LTE系统咬尾卷积码的概率-代数联合译码算法

在线全文

学校读者我要写书评

暂无评论

中国传媒大学学报（自然科学版） 2015年第5期22卷 35-38,28页

作者：李婉李建平中国传媒大学信息工程学院北京100024

充分利用咬尾卷积码编码器的线性信息,将WAVA这种概率译码同代数译码算法进行级联,得出一种新的复杂度较低的概率-代数联合译码算法,经仿真得出,该算法使得咬尾卷积码的纠错性能较单一概率译码获得进一步提升。

关键词：咬尾卷积码环绕维特比算法概率代数联合译码

TD-LTE系统中咬尾卷积码译码器的FPGA实现

在线全文

学校读者我要写书评

暂无评论

电子测试 2010年第3期21卷 57-61页

作者：林丹李小文重庆邮电大学计算机学院重庆400065 重庆邮电大学通信学院重庆400065

在LTE中,为了获得正确无误的数据传输,要采用差错控制编码技术。LTE中是采用Viterbi和Turbo加速器来实现前向纠错。咬尾卷积码保证格形起始和终止于某个相同的状态,它具有不要求传输任何额外比特的优点。本文提出一种在FPGA中实现的咬... 详细信息

在LTE中,为了获得正确无误的数据传输,要采用差错控制编码技术。LTE中是采用Viterbi和Turbo加速器来实现前向纠错。咬尾卷积码保证格形起始和终止于某个相同的状态,它具有不要求传输任何额外比特的优点。本文提出一种在FPGA中实现的咬尾卷积码的Viterbi译码算法,并在Xilinx的XC3S500E芯片上实现了该算法,最后对该算法性能进行了分析。

关键词： LTE系统咬尾卷积码 Viterbi译码 FPGA实现