一种高效咬尾卷积码译码器的设计与仿真
作者机构：北京工业大学嵌入式系统重点实验室北京100124
出 版 物：《电子元器件应用》 (Electronic Component & Device Applications)
年 卷 期：2010年第12卷第7期
页 面：61-63页
学科分类：07[理学] 08[工学] 070104[理学-应用数学] 081101[工学-控制理论与控制工程] 0701[理学-数学] 0811[工学-控制科学与工程]
摘 要：介绍了咬尾卷积码的最优和次最优译码算法的实现细节,给出了采用新的蝶形图计算方法和环形内存来节省硬件资源的实现方法,最后给出了次最优算法在FPGA上的实现结果。
维普期刊数据库
同方期刊数据库