检索结果-南通市图书馆

基于RS422+LVDS高速长线通信的设计与实现

在线全文

学校读者我要写书评

暂无评论

仪表技术与传感器 2021年第3期 40-44,96页

作者：李建翔王洪凯杨玉华刘东海李秋媛中北大学仪器科学与动态测试教育部重点实验室电子测试国家重点实验室山西太原030051 北京航天长征飞行器研究所北京100076

为了改善高速数据长距离传输时可靠性低的问题,文中提出了一种软硬件相结合的数据传输方案。该设计在指令下发和状态返回的电路中采用RS422接口电路,并选用ADM2682E磁隔离芯片,在保证可靠性的前提下极大简化电路;在数据传输中采用LVDS... 详细信息

为了改善高速数据长距离传输时可靠性低的问题,文中提出了一种软硬件相结合的数据传输方案。该设计在指令下发和状态返回的电路中采用RS422接口电路,并选用ADM2682E磁隔离芯片,在保证可靠性的前提下极大简化电路;在数据传输中采用LVDS接口电路,选用SN65LV1023A串化器以及SN65LV1224B解串器,并配合驱动器和均衡器进行驱动和补偿,使得信号能够进行高速远距离传输。为了提高抗干扰性能,还在嵌入式软件的指令模块增加校验字环节,提高指令识别的可靠性;数据传输中采用半字节CRC校验的方法,降低误码率。经验证,此方案能够在90 m长的电缆中实现240 Mbit/s的零误码传输,稳定可靠,满足任务要求。

关键词： FPGA RS422串行接口低电压差分信号半字节循环冗余校验校验字

多种分辨率HDMI接口的TMDS信号转为LVDS格式实现方法研究

在线全文

学校读者我要写书评

暂无评论

中国电子科学研究院学报 2024年第3期19卷 272-280页

作者：祝月文王哲王素珍邹开元青岛大学电子信息学院山东青岛266071 海信智动精工有限公司山东青岛266520

为了将图像仿真系统输出的高清多媒体接口(High Definition Multimedia Interface,HDMI)最小化传输差分信号(Transition Minimized Differential Signaling,TMDS)转换为摄像头模组接口低电压差分信号(Low-Voltage Differential Signaling,LVDS),文章联合使用ITE68051芯片和现场可编程逻辑门阵列芯片(Field Programmable Gate Array,FPGA)实现了相应的转换。首先,将高清、超高清HDMI接口的TMDS信号通过ITE68051视频处理芯片进行TMDS解码,以双端口方式输出并行RGB数字信号;然后,应用FPGA易编程性的特点,将多种分辨率的RGB信号转换为相应的LVDS信号。联合应用ITE68051和FPGA芯片架构的转换系统,便于视频设备之间的兼容和系统后续升级,为自动驾驶仿真系统的视频信号输入提供了可靠的硬件接口通道。

关键词：现场可编程逻辑门阵列 ITE68051视频处理芯片最小化传输差分信号低电压差分信号高清多媒体接口

一种应用于MIPI D-PHY的高速SLVS驱动电路

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2023年第7期40卷 89-96页

作者：孟令硕胡友德韦援丰蔡刚黄志洪中国科学院空天信息创新研究院北京100190 中国科学院大学电子电气与通信工程学院北京100190 中科亿海微电子科技有限公司北京100070 材料科学姑苏实验室江苏苏州215000

介绍了一种采用SMIC 14nm FinFET工艺制造的应用于MIPI D-PHY的高速SLVS驱动电路.分析了传统电平提升结构下拉网络延迟较大的问题,通过使用中和电容降低回馈噪声影响,同时交叉耦合结构中加入调整支路以平衡上拉网络与下拉网络,实现了输... 详细信息

介绍了一种采用SMIC 14nm FinFET工艺制造的应用于MIPI D-PHY的高速SLVS驱动电路.分析了传统电平提升结构下拉网络延迟较大的问题,通过使用中和电容降低回馈噪声影响,同时交叉耦合结构中加入调整支路以平衡上拉网络与下拉网络,实现了输出节点更快速率的充放电.针对驱动电路转换期间寄生电容造成的信号过冲问题,通过加入耦合电容减弱转换期间流经晶体管的电流,降低输出信号超调量,减少开关管在转换期间造成的共模扰动.传统驱动方案中开关管和尾电流管源漏电压过低导致面积开销过大,通过将开关控制路径与共模反馈调节路径并联以节省晶体管面积.为了补偿信道对信号高频分量的衰减,通过检测信号跳变并生成脉冲信号驱动预加重电路来增加信号高频分量,从而提高眼图质量,实现更高频率的数据传输.测试结果表明,在1.8 V电源电压下,输出共模电平200 mV,电压摆幅200 mV,工作速度高达4 Gbps,总功耗约4.25 mW,能量效率1.0625 mW/Gb/s.在3.6 Gbps和4 Gbps速率下结构优化后输出眼图水平张开度分别提高了0.08 UI、0.07 UI.

关键词： SLVS 共模噪声预加重低电压差分信号

在线全文

学校读者我要写书评

暂无评论

抗单粒子辐射LVDS驱动器设计

中国集成电路 2023年第10期32卷 46-51页

作者：赵金翔周昕杰郭业才马艺珂颜元凯南京信息工程大学电子与信息工程学院中国电子科技集团第五十八研究所

为了减小单粒子效应对低电压差分信号(Low Voltage Differential Signal,LVDS)驱动器电路的影响,对LVDS内部模块电路进行单粒子脉冲仿真,找出电路中单粒子敏感节点,并进行单粒子加固设计。该电路基于0.18μm 1P5M CMOS工艺实现,传输速率... 详细信息

为了减小单粒子效应对低电压差分信号(Low Voltage Differential Signal,LVDS)驱动器电路的影响,对LVDS内部模块电路进行单粒子脉冲仿真,找出电路中单粒子敏感节点,并进行单粒子加固设计。该电路基于0.18μm 1P5M CMOS工艺实现,传输速率为200Mbps,版图面积为464×351μm^(2),在3.3V电源电压下功耗为11.5mW。辐射试验采用Ge粒子试验,在入射能量为210MeV,线性能量转移LET为37.3MeV·cm^(2)/mg辐射情况下,该LVDS驱动器电路传输数据未发生错误。

关键词：低电压差分信号单粒子瞬态扰动辐射加固辐射效应

一种用于高速D/A转换器的1.6 Gbit/s同步电路

在线全文

学校读者我要写书评

暂无评论

北京邮电大学学报 2014年第4期37卷 69-73页

作者：刘马良朱樟明丁昊宇杨银堂罗泽勇西安电子科技大学微电子学院西安710071 中国科学院长春光学机械与物理研究所长春130033

针对GHz采样的D/A转换器（DAC）设计及系统要求,提出了一种新型的高速同步电路.该同步电路引入高速动态比较器和触发器做低电压差分信号（LVDS）的数据接收电路,降低了功耗,实现简单;然后利用低抖动模拟延迟锁相环和数字相位检测电路选... 详细信息

针对GHz采样的D/A转换器（DAC）设计及系统要求,提出了一种新型的高速同步电路.该同步电路引入高速动态比较器和触发器做低电压差分信号（LVDS）的数据接收电路,降低了功耗,实现简单;然后利用低抖动模拟延迟锁相环和数字相位检测电路选择准确的同步时钟信号,提高了同步电路工作频率范围.基于SMIC 0.18μm1.8 V CMOS工艺的仿真和测试结果显示,同步电路工作的时钟频率范围覆盖250~800 MHz,支持的数据率从500Mbit·s-1~1.6 Gbit·s-1,能用于GHz采样频率的DAC核和外部LVDS发送器接口数据的同步.

关键词：同步低电压差分信号 D/A转换器延迟锁相环

在线全文

学校读者我要写书评

暂无评论

一种LVDS接口的液晶显示驱动设计

河南科技大学学报（自然科学版） 2017年第5期38卷 16-19,24页

作者：徐巧玉李坤鹏王军委王红梅河南科技大学机电工程学院河南洛阳471003 洛阳银杏科技有限公司河南洛阳471003

为了解决目前嵌入式液晶显示技术中存在的显示驱动支持分辨率低、数据更新慢及控制灵活性差等问题,设计了一种基于现场可编程门阵列(FPGA)的LVDS接口的液晶显示驱动。对数据缓存技术中数据读写控制等关键问题进行了分析,研究了对液晶显... 详细信息

为了解决目前嵌入式液晶显示技术中存在的显示驱动支持分辨率低、数据更新慢及控制灵活性差等问题,设计了一种基于现场可编程门阵列(FPGA)的LVDS接口的液晶显示驱动。对数据缓存技术中数据读写控制等关键问题进行了分析,研究了对液晶显示驱动时序和低电压差分信号(LVDS)传输时序。基于FPGA构建缓存控制模块和显示控制模块,实现数据快速更新及LVDS接口液晶显示屏的显示。通过QuartusⅡ软件,对缓存控制模块控制时序进行了采样分析验证。验证结果表明:第二代双倍数据率同步动态随机存取存储器(DDR2 SDRAM)在166 MHz下工作,LVDS接口液晶显示屏分辨率为1 024 pixel×768 pixel,位宽为16 bit时,数据更新率达82 MHz,且控制灵活,能够满足目前对液晶显示驱动的需求。

关键词：现场可编程门阵列第二代双倍数据率低电压差分信号显示驱动

在线全文

学校读者我要写书评

暂无评论

基于高性能FPGA的高速数据采集卡设计

基于高性能FPGA的高速数据采集卡设计

作者：李骞哈尔滨工程大学

学位级别：硕士

随着电子信息技术的飞速发展,高速数据采集处理技术广泛应用于水声声纳、雷达、无线通信、信号处理等领域。高速数据采集系统正向着高采集速度、快速大量存储等方向发展,并配备功能齐全的配套软件及界面。近些年来,FPGA (现场可编程门阵... 详细信息

随着电子信息技术的飞速发展,高速数据采集处理技术广泛应用于水声声纳、雷达、无线通信、信号处理等领域。高速数据采集系统正向着高采集速度、快速大量存储等方向发展,并配备功能齐全的配套软件及界面。近些年来,FPGA (现场可编程门阵列)在并行处理能力、高速信号处理能力等方面的优点使得其在高速数据采集领域受到广泛关注。另外,FPGA的设计灵活性、丰富的可扩展接口使得基于FPGA的高速数据采集系统成为必然的发展趋势。本设计基于FPGA完成高速数据采集系统设计,该系统可实现高速数据采集、信号处理和存储,并且具备显示界面和高速信号源功能。核心处理器采用的是高性能Cyclone V SoC FPGA,以满足各个模块高速稳定运行。根据方案设计指标合理的选用外围芯片和电路,利用Cadence软件完成原理图的设计,编写各模块的驱动逻辑并构建Nios Ⅱ系统,并从总体设计构想到各模块的具体实现都做了详细介绍。本设计的模数和数模转换模块采用的是支持高速信号传输的HSMC插口,并采用LVDS (低电压差分信号)信号作为传输信号;数据存储模块采用DDR3 SDRAM高速存储器;并使用VGA显示器作为显示终端。本设计的主要研究内容为:首先,介绍了高速数据采集卡的硬件平台,主要包括FPGA子板、ADC子板、DAC子板和DSP子板。FPGA子板是整个系统的设计核心,本论文对其设计原理以及思路作了详细的介绍,包括供电电路、时钟电路、存储电路以及各接口等。本文然后对ADC子板和DAC子板作了介绍。其次,在硬件平台的基础上进行驱动逻辑的设计和构建Nios Ⅱ系统平台。驱动逻辑包括模数、数模转换逻辑、VGA和uPP接口逻辑。随后详细介绍了高速信号传输逻辑的设计思路以及高速信号的时序约束。SOPC (可编程片上系统)系统主要包括Nios Ⅱ最小系统和高速数据存储模块,主要实现了基于DDR3 SDRAM的高速数据存储。然后在Qsys集成工具下进行HPS与FPGA的通信软件设计。最后,在各个功能模块完成调试验证后,通过对整个系统联调测试验证了设计方案的正确性和系统的稳定性,并且性能指标达到了预期设计的要求。

关键词：高速数据采集现场可编程门阵列低电压差分信号可编程片上系统

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

眼图测试在串行通信系统中的应用研究

眼图测试在串行通信系统中的应用研究

作者：付英华南京大学

学位级别：硕士

串行通信技术是目前数据通信采用的主要方式,但由于传输过程中噪声等因素的影响,串行信号可能会出现码间干扰,信号畸变等问题。日益增长的传输速率使噪声和抖动对信号质量的影响更加突出,如何保证通信的可靠性愈加重要。眼图作为一种直... 详细信息

串行通信技术是目前数据通信采用的主要方式,但由于传输过程中噪声等因素的影响,串行信号可能会出现码间干扰,信号畸变等问题。日益增长的传输速率使噪声和抖动对信号质量的影响更加突出,如何保证通信的可靠性愈加重要。眼图作为一种直观、快速地分析串行信号质量的方法,可以衡量通信系统性能的优劣。通过眼图测试方法分析串行通信系统中的噪声与抖动等问题至关重要。对于不同速率和协议的串行信号,噪声和抖动对信号完整性的影响不同。因此本文通过各种高低速串行信号的眼图测试,分析信号完整性问题。本文基于数字荧光串行信号分析仪在网络测试中的应用研究项目,着眼于通过眼图分析方法有效测试高速串行信号。针对此课题,本论文为数字荧光串行信号分析仪的测试工作提供具体的串行信号测试方案,研究串行通信系统中噪声、信道、信号速率等因素对信号完整性的影响。本文从串行信号完整性和眼图测试的基本理论出发,通过基于MATLAB的Simulink眼图仿真和不同串行信号的眼图测试实验分析了眼图及眼图参数与串行信号质量的关系。搭建了基于Simulink的通信系统眼图测试仿真系统。仿真结果表明通过眼图可以分析信号的码间干扰和抖动问题。信道和噪声使信号质量劣化,限制了信号的传输速率,调制和滤波能改善通信系统性能。设计了一种基于任意波形发生器的信号与噪声合成方法,测量不同信噪比下信号的眼图。搭建了不同速率的串行信号的眼图测试系统,包括CAN、SPI、I2C、RS485四种低速串行通信协议信号、高速的低电压差分信号（LVDS）和100M以太网物理层信号。完成信号的产生和眼图测试,研究噪声、信号速率等因素对信号质量的影响。眼图测试结果表明,眼图能很好的反映串行通信系统中的噪声与抖动问题。信号速率越高,信号完整性问题越严重。可以根据眼图结果的好坏,通过调整系统参数来优化系统性能,保证通信系统的可靠性。本文的眼图测试方案和眼图测试结果为数字荧光串行信号分析仪的测试工作提供了有力的依据与参考。

关键词：眼图串行通信噪声抖动低电压差分信号以太网

0.18μm CMOS单电流源模式LVDS驱动器设计

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

微电子学 2013年第5期43卷 671-673页

作者：吴庆轩李秋俊重庆邮电大学光电工程学院重庆400065

设计了一款单电流源模式低电压差分信号(LVDS)驱动器。采用反馈控制电路,以降低工艺、电压和温度变化引起的输出电平波动,电路稳定在规定的范围内。采用0.18μm CMOS工艺设计,仿真结果表明,驱动器工作速率可以达到660Mb/s,差分输出信号... 详细信息

设计了一款单电流源模式低电压差分信号(LVDS)驱动器。采用反馈控制电路,以降低工艺、电压和温度变化引起的输出电平波动,电路稳定在规定的范围内。采用0.18μm CMOS工艺设计,仿真结果表明,驱动器工作速率可以达到660Mb/s,差分输出信号摆幅为320mV。

关键词：低电压差分信号驱动器单电流源 CMOS