检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

高速接口故障波形形态分析

计算机科学 2014年第12期41卷 11-12,29页

作者：胡星邝继顺袁珩洲李少青湖南大学信息科学与工程学院长沙410082 国防科学技术大学计算机学院长沙410073

随着数据处理能力的不断提高,高速接口的应用越来越广泛。高速接口的测试难度较大,需要依靠工程师的经验和较长时间的分析才能确定故障的类型和位置。通过故障状态下高速接口的波形形态分析,确定了故障与故障波形之间的对应关系,降低了... 详细信息

随着数据处理能力的不断提高,高速接口的应用越来越广泛。高速接口的测试难度较大,需要依靠工程师的经验和较长时间的分析才能确定故障的类型和位置。通过故障状态下高速接口的波形形态分析,确定了故障与故障波形之间的对应关系,降低了故障分析定位代价。实验系统以实际PCIE IP核构造了片间传输逻辑结构,利用SPICE模拟器模拟出了各种故障下的波形形态,形成了故障字典。

关键词：高速接口故障波形分析

在线全文

学校读者我要写书评

暂无评论

高速接口在电火花加工中的应用

制造技术与机床 2000年第11期 10-11页

作者：罗元丰赵万生狄士春哈尔滨工业大学

介绍了一种基于工业 PC的电火花加工放电状态检测系统。该系统采用高速单片机和 FIFO芯片 ,实现了数控系统和检测系统之间的高速通讯。

关键词：电火花加工放电状态检测 FIFO芯片高速接口

在线全文

学校读者我要写书评

暂无评论

高速接口片上ESD防护设计研究

高速接口片上ESD防护设计研究

作者：李响浙江大学

学位级别：硕士

近些年来,信息技术高速发展,各种新型电子设备层出不穷,信号传输也由于数据量的剧增而对传输速率要求越来越高,这也意味着在半导体工艺越来越先进、芯片越来越小、器件越来越脆弱的时候,静电防护显得尤其重要;其不仅仅需要有强悍的防护... 详细信息

近些年来,信息技术高速发展,各种新型电子设备层出不穷,信号传输也由于数据量的剧增而对传输速率要求越来越高,这也意味着在半导体工艺越来越先进、芯片越来越小、器件越来越脆弱的时候,静电防护显得尤其重要;其不仅仅需要有强悍的防护特性,同时也需要寄生参数尽可能的小,这样才可以避免影响到整个高速接口电路信号传输。本文针对两种不同的高速接口芯片:多媒体芯片和USB Type-C接口芯片的实际失效案例,进行失效分析、反向设计,找到芯片主要薄弱点并进行ESD防护设计,设计了几种新型的防护器件,在保证器件电流泄放能力的同时减小了器件面积。另外,还分析了一些EOS失效案例并总结了主要的EOS防护手段,提出了协同仿真防护方案。主要的研究内容与成果如下:1、针对一款多媒体接口芯片——VBO接口芯片在实际使用过程中遇到的ESD失效问题,进行了详细的失效分析和失效机理研究,并针对其防护器件鲁棒性差、器件面积大、防护窗口不合适等特点,设计出了一款符合实际电路需求的防护器件,并在28 nm CMOS工艺下进行流片,经过测试发现器件鲁棒性提升到了 53.7 mA/μm,同时大幅减小了器件面积。器件满足了 ESD窗口实际需要,触发电压为1.86 V,相当于三个二极管串联,维持电压1.67 V,有效的避免栓锁。2、针对两款手机上使用的USB 3.1 Type-C接口芯片,进行全面的ESD性能测试,包括:TLP测试、失效分析、解剖与反向工程等,并对两款芯片的ESD防护方案进行了全方位的总结与对比。3、分析了几个EOS失效案例,并总结了几种常见的EOS防护方案;针对业界常用的TVS二极管,也设计了一款新的TVS防护器件,并在0.18 μm CMOS工艺下进行流片,通过测试验证了性能。同时提出了一种片上防护与片外防护的协同仿真方法,使用实际案例来验证其有效性。

关键词：高速接口静电泄放过压 ESD EOS VBO DTSCR TVS 协同仿真失效分析

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

高速接口物理设计与布局算法研究

高速接口物理设计与布局算法研究

作者：裴秉玺国防科学技术大学

学位级别：硕士

物理设计是实现集成电路设计中所必不可少的设计环节,它不仅关系到集成电路的功能是否能够实现,而且很大程度上影响着设计的周期、成本、功耗与可靠性。研究先进工艺下的物理设计对加快时序收敛、缩短设计周期、改善设计质量、提高芯片... 详细信息

物理设计是实现集成电路设计中所必不可少的设计环节,它不仅关系到集成电路的功能是否能够实现,而且很大程度上影响着设计的周期、成本、功耗与可靠性。研究先进工艺下的物理设计对加快时序收敛、缩短设计周期、改善设计质量、提高芯片可靠性有着非常重要的实际意义。本文在40nm工艺下完成了一款高性能DSP芯片中两类高速接口(SRIO高速接口与DDR3存储接口)的物理设计,并提出了一种可以应用于工程的线长驱动布局算法。在SRIO高速接口的物理设计中,首先分析并设计了功能时钟树的主干、合理的规划了与内部Serdes IP相关的时钟;然后针对测试时钟树不平衡的情况设计了时序统计脚本,该脚本通过指导时钟树的调整有效的减少了时序收敛过程中单元插入的数量;最后对设计进行了板级协同仿真,评估了发送端抖动与回波损耗。设计结果表明,该接口的最大频率达到1.1GHz,并达到协议标准要求。在DDR3存储接口的物理设计中,提出并实现了DDR3存储接口的布局规划、时钟树和时序收敛方法。在布局规划阶段,综合考虑了面积、时序等因素,确定了DDR3的布图形状大小以及内部宏单元、IO单元的规划;在时序收敛阶段,分析了DDR3的时钟和路径结构,并针对关键路径进行精细的手工规划,提出并实现了自动化skew检查脚本框架,成功将各个PHY域内总线的偏差控制在40ps以内。实验结果表明,本文的设计达到了频率533MHz、最大数据率2133Mbps的目标。此外,本文针对物理设计的布局阶段实现了一种基于模拟退火和解析方式的线长驱动布局算法。在布局的初始阶段提出了平铺算法以得到密度均匀、线长较优的初始布局,在随后的阶段使用多级优化策略,不断的使用共轭梯度法对线长和密度进行优化。为了验证算法在工程领域的实用性,本文抽取了工程中的一些模块作为实例并设计了对比试验。实验结果表明,该算法在多数情况下与商品化EDA工具结果相当,并在某些模块上有优势。

关键词：高速接口物理设计时钟树布局算法

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

用于家电机器的UWB高速接口

电声技术 2003年第7期27卷 48-51页

作者：严国荣深圳市先科企业集团广东深圳518029

1引言众所周知,UWB是美国的一种使用超宽频带的军用无线通信技术.自从2002年2月被美国联邦通信委员会(FCC)解禁以来,一直受到业界的极大重视.但是,作为民用的无线通信技术,似乎一直未见到它的具体用途.但近来的情况有了变化.

关键词： UWB 高速接口无线通信家电机器应用

在线全文

学校读者我要写书评

暂无评论

基于异构多核运动控制器的高速接口设计

电子技术应用 2017年第3期43卷 12-15,20页

作者：梁建红罗亮刘知贵万博雨西南科技大学信息工程学院四川绵阳621000

随着制造领域对嵌入式运动控制系统应用范围的扩大,基于异构多核的嵌入式控制器必为重要发展方向之一。首先说明异构多核控制器取得成效,以及现有控制器在数据通信接口方面存在缺陷。本设计运动控制器以异构处理器——OMAPL138+FPGA为核... 详细信息

随着制造领域对嵌入式运动控制系统应用范围的扩大,基于异构多核的嵌入式控制器必为重要发展方向之一。首先说明异构多核控制器取得成效,以及现有控制器在数据通信接口方面存在缺陷。本设计运动控制器以异构处理器——OMAPL138+FPGA为核心,OMAPL138内部集成ARM9和DSP C6748处理器核。ARM9内嵌Liunx操作系统,以增强控制器多任务协调能力;DSP不运行操作系统,可保证运算实时性。重点阐述ARM与DSP、DSP与FPGA以及控制器与PC之间通信的高速接口设计和固件设计。通过实验表明:该运动控制器数据交换速率高,吞吐量大,稳定性高,为异构多核控制器高速通信接口提供参考。

关键词：异构多核运动控制器高速接口 OMAPL138 FPGA

在线全文

学校读者我要写书评

暂无评论

用于高速接口的锁相环电路研究与设计

用于高速接口的锁相环电路研究与设计

作者：潘芦苇山东大学

学位级别：硕士

现今高速接口系统设计通常都需要时钟来使系统内的各模块电路实现同步运行和确定系统间的通信协议。锁相环电路作为现代高速接口系统中的重要模块之一,产生时钟来使系统内的各模块电路得以运行。本文基于CSMC0.18umCMOS工艺,面向高速接... 详细信息

现今高速接口系统设计通常都需要时钟来使系统内的各模块电路实现同步运行和确定系统间的通信协议。锁相环电路作为现代高速接口系统中的重要模块之一,产生时钟来使系统内的各模块电路得以运行。本文基于CSMC0.18umCMOS工艺,面向高速接口中的HDMI2.0接口标准,设计了一款锁相环电路,输入参考时钟经过该锁相环电路后生成25 MHz～600MHz的八个等间距的时钟信号。本文研究了锁相环的基本概念和电荷泵锁相环的各组成模块的原理;使用Cadence软件设计了电荷泵锁相环各模块电路,包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器和LDO电路。设计鉴频鉴相器时考虑了死区问题,加入延时单元;采用了电流转向电荷泵,由两路互补的开关和单位增益运算放大器构成,可以改善电荷共享效应的影响;采用四级差分型的环形压控振荡器,以满足八个等间距的时钟信号的要求;设计了一个高速的TSPC型二分频电路和一个五分频电路级联的十分频器;因锁相环对电源波动十分敏感,设计了一款LDO专门用来为其他模块提供纯净和稳定的电源电压,将3.3V输入电源电压转换为1.8V稳定的输出电压。最后进行了仿真验证,结果表明该锁相环电路能实现预期的功能。本文设计的电荷泵锁相环电路以最新的HDMI2.0接口标准为依据,具有很好的应用价值和研究意义。

关键词：锁相环高速接口环形压控振荡器

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

应用于光纤通信的高速接口的建模与研究

应用于光纤通信的高速接口的建模与研究

作者：史霏霏电子科技大学

学位级别：硕士

现代信息技术的发展促使通信领域信息流量和系统带宽的需求不断增长,以光波为载体的光纤通信成为重要的现代通信方式。对于越来越多、越来越快的高速信号,光纤通信传输频带宽、通信容量大、抗电磁干扰能力强、保密性好的优点非常适合对... 详细信息

现代信息技术的发展促使通信领域信息流量和系统带宽的需求不断增长,以光波为载体的光纤通信成为重要的现代通信方式。对于越来越多、越来越快的高速信号,光纤通信传输频带宽、通信容量大、抗电磁干扰能力强、保密性好的优点非常适合对传输速率和传输距离的要求较高的应用。现在有很多串行总线都可以提供从2.5Gbps到10Gbps的传输速率。应用于光纤通信的高速接口正是将光纤通信与高速信号传输结合起来的一类产品。应用于光纤通信的高速接口多用高速差分信号传输。因为差分信号可避免共模噪声的干扰,减少EMI辐射,还可以克服单端信号的许多缺点,如来自其他信号或外界环境的串扰、电源/地平面上的抖动、较小的驱动能力。这些特点都非常适合速率高达Gbps的信号进行传输。本论文正是针对上述问题,以应用于光纤通信的传输2.5Gbps信号的高速接口为主要的研究对象,分为建模和性能优化两个部分,在详细的高速接口建模过程中,对影响高速接口特性的因素和高速接口的各个组成部件的建模方法进行了探讨。完成高速接口的建模后,通过仿真验证的过程对如何优化高速接口的性能进行了研究。论文的主要内容包含以下几个部分:1.介绍高速设计和光纤通信的发展历程,高速接口的简介,引出高速接口设计所涉及的信号完整性、电源完整性问题。概括论文的主要工作和结构安排。2.从高速接口设计基础入手,先介绍相关的电磁场知识,然后引出各种可能影响高速接口性能的因素,最后介绍了进行高速接口建模要了解的背景知识。3.确定高速接口的框图结构,介绍高速接口的组成部件。说明高速接口的建模和仿真优化的过程。4.进行高速接口的建模。提取高速接口各个组成部件的关键参数,利用3-D全波电磁场仿真软件提供的基于有限元方法或积分方程的求解器来解算高速接口各个组成部件的三维模型,提取评估性能的关键参数用以完成高速接口的模型。5.对建立的高速接口模型进行仿真,根据仿真得到的参数优化高速接口性能,介绍需要优化的原因和具体方法。6.总结高速接口的建模和研究过程中的不足与局限性,规划下一步的工作安排。对高速接口的建模和研究的应用做了展望。

关键词：信号完整性电源完整性高速接口三维仿真

基于FPGA的高速接口中多指针弹性缓冲器设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于FPGA的高速接口中多指针弹性缓冲器设计

作者：程国林安徽大学

学位级别：硕士

弹性缓冲技术广泛应用于高速接口的接收端,通过同步输入输出的数据、补偿时钟偏差来保证数据的正确传输。而传统弹性缓冲器通过写指针跳跃和断点保存来添加特定字符(SKP)。这种方法容易带来复杂的异步控制电路,产生数据接收紊乱等状况... 详细信息

弹性缓冲技术广泛应用于高速接口的接收端,通过同步输入输出的数据、补偿时钟偏差来保证数据的正确传输。而传统弹性缓冲器通过写指针跳跃和断点保存来添加特定字符(SKP)。这种方法容易带来复杂的异步控制电路,产生数据接收紊乱等状况。另外,高速接口对于这种单指针读写的弹性缓冲器有很高的频率要求,容易产生复杂的时序问题。本论文通过分析弹性缓冲技术的工作原理和方法,提出了多指针弹性缓冲器设计方法。它通过四个读写指针寻址完成数据的输入和输出,并将添加、删除操作分开在不同的时钟域(写指针寻址完成SKP删除,读指针寻址完成SKP添加),来避免复杂异步控制电路的出现。本文所做的工作如下(1)首先介绍了传统弹性缓冲器的工作原理和工作区域,分析了传统弹性缓冲器在添加和删除SKP时读写指针的操作方法。并针对此方法带来的时序问题,提出了一种新的多指针弹性缓冲器。(2)然后以USB3.0协议为标准,详细说明了多指针弹性缓冲器的工作原理及读写指针的操作方法。多指针弹性缓冲器工作时,首先利用输入控制单元改变输入数据中SKP对的排序,输出控制单元改变输出的数据;其次在阈值检测单元中检测弹性缓冲器中的有效数据量是否达到添加或删除的阈值,发出有效指令到读写指针控制单元;最后通过控制四个读写指针寻址来添加和删除数据中的SKP,维持弹性缓冲器的半满状态。(3)最后,本文通过仿真软件Quartus和Modelism对多指针弹性缓冲器做了时序仿真,并且将程序下载到FPGA开发板中,用逻辑分析仪观察波形。实验结果表明所设计的弹性缓冲器可正确实现SKP的添加和删除功能,且时钟频率能够满足USB3.0的协议要求。

关键词：弹性缓冲器高速接口指针时钟