检索结果-南通市图书馆

浅谈视觉技术在冲压自动化装箱中的探索应用与展望

同方期刊数据库博看期刊评论

在线全文

学校读者我要写书评

暂无评论

锻造与冲压 2024年第10期 43-45页

作者：张小磊徐文江赵有玲方安勇一汽-大众汽车有限公司成都分公司

随着工业自动化和智能制造的快速发展以及工业4.0的推进,视觉技术逐渐成为工业自动化领域中的重要一环,特别是在冲压领域对自动化装箱的需求日益迫切,视觉技术凭借其非接触、高精度、高效率的特性成为解决这一问题的关键。本文将深入探... 详细信息

随着工业自动化和智能制造的快速发展以及工业4.0的推进,视觉技术逐渐成为工业自动化领域中的重要一环,特别是在冲压领域对自动化装箱的需求日益迫切,视觉技术凭借其非接触、高精度、高效率的特性成为解决这一问题的关键。本文将深入探讨视觉技术在冲压自动化装箱中的具体应用,并对其未来发展进行展望。

关键词：冲压自动化视觉技术工业自动化智能制造非接触装箱应用与展望高效率

在线全文

学校读者我要写书评

暂无评论

多功能连杆自动装箱装置的开发

中国科技期刊数据库工业A 2024年第7期 0079-0082页

作者：花磊凯迩必机械工业(镇江)有限公司江苏镇江212009

在现代化汽车零部件制造行业中,产品在生产工艺流程的不同工序之间的流转也是必不可少的。传统的流转方式无非是通过人力结合简易输送带实现搬运、拿取、装箱等。随着现代工业体系中人力成本的越来越高,通过简易多轴机械手替代人工,节... 详细信息

在现代化汽车零部件制造行业中,产品在生产工艺流程的不同工序之间的流转也是必不可少的。传统的流转方式无非是通过人力结合简易输送带实现搬运、拿取、装箱等。随着现代工业体系中人力成本的越来越高,通过简易多轴机械手替代人工,节省人工成本是工业行业提升企业竞争力的重要手段。文章对我司自主设计开发的,整套连杆自动装箱装置的整体结构、执行结构、操作流程、驱动和控制系统等进行了分析和说明。

关键词：装箱搬运伺服控制自动化

四维时空高效利用的装箱调度问题及其可计算性证明

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

计算机学报 2013年第9期36卷 1880-1888页

作者：黄文奇何琨华中科技大学计算机科学与技术学院武汉430074

提出了四维时空中考虑时间因素的一个长方体装箱工作的优化调度问题.已知一个形状大小任意给定的长方体形的箱子和有限个形状大小分别任意给定的长方体形的刚性物体,又知每个物体须在箱中连续烘烤的时间长度,问应如何安排每个物体的入... 详细信息

提出了四维时空中考虑时间因素的一个长方体装箱工作的优化调度问题.已知一个形状大小任意给定的长方体形的箱子和有限个形状大小分别任意给定的长方体形的刚性物体,又知每个物体须在箱中连续烘烤的时间长度,问应如何安排每个物体的入箱时刻,以及至出箱前这段时间内它在每个时刻上的位置和方向,才能使整个箱子的被使用时间最少.问题中涉及的箱子及诸长方形刚体的长、宽、高以及各刚体须连续烘烤的时间长度均为分别任意给定的正实数.与经典装箱问题的不同之处在于,各物体在箱子内可以随时间而改变其位置和方向,从而使四维时空得到更真实、更充分的利用.进一步地,通过枚举长方体的各种排列,并证明对每一种排列,按照某种贪心策略可得到该排列下问题的最优解,从而给出了原问题具有可计算性的严格证明.在此基础上,今后有望对此问题发展出各种有效的实用求解算法.

关键词：可计算性装箱调度优化 NP难度

在线全文

学校读者我要写书评

暂无评论

基于布通率的FPGA装箱算法

计算机辅助设计与图形学学报 2007年第1期19卷 108-113页

作者：胡云王伶俐唐璞山童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

提出一种基于FPGA布通率的装箱算法.选择连接因子最小的节点作为种子节点;采用基于布通率的启发式函数来选择最合适的逻辑单元(LE)装箱到可配置逻辑单元(CLB)内部.可以同时减少装箱后CLB之间的线网数和CLB引脚的外部使用率,从而减少布... 详细信息

提出一种基于FPGA布通率的装箱算法.选择连接因子最小的节点作为种子节点;采用基于布通率的启发式函数来选择最合适的逻辑单元(LE)装箱到可配置逻辑单元(CLB)内部.可以同时减少装箱后CLB之间的线网数和CLB引脚的外部使用率,从而减少布线所需的通道数.该算法和已有算法相比较,线网数和布线通道数都减少约30%.算法的时间复杂度仍然是线性的.

关键词：现场可编程逻辑门阵列布通率装箱

网线吸收和端口占用分析驱动的FPGA装箱算法

在线全文

学校读者我要写书评

暂无评论

计算机辅助设计与图形学学报 2011年第9期23卷 1621-1628页

作者：李鹏兰巨龙杨梅樾解放军信息工程大学国家数字交换系统工程技术研究中心郑州450002

为了减少电路连线寻路距离,提高FPGA装箱算法布通率,根据网线相连节点的分布情况分析了装箱操作对网线吸收和端口占用的影响,构造了布通率驱动吸引函数;并通过对关键路径的吸收来满足路径时延要求,利用爬山法提高资源利用率,提出一种FPG... 详细信息

为了减少电路连线寻路距离,提高FPGA装箱算法布通率,根据网线相连节点的分布情况分析了装箱操作对网线吸收和端口占用的影响,构造了布通率驱动吸引函数;并通过对关键路径的吸收来满足路径时延要求,利用爬山法提高资源利用率,提出一种FPGA装箱算法.实验结果验证了该算法的有效性.

关键词：现场可编程门阵列装箱布通率爬山法

基于嵌套问题的半圆轴瓦单元化装箱设计与容器选择

在线全文

学校读者我要写书评

暂无评论

机械工程学报 2011年第20期47卷 81-88页

作者：伊俊敏周晶熊国良厦门理工学院管理科学系厦门361024 南京大学工程管理学院南京210093 华东交通大学机电工程学院南昌330013

针对工厂不规则形状工件单元化装箱与搬运的实际需要,以汽车与发动机行业常见的内凹形状的半圆轴瓦为代表,研究它的单元化装箱和最终标准容器的选择,提出半圆轴瓦等同件装箱过程中的特殊嵌套问题。这一嵌套问题不同于常见的平面下料嵌... 详细信息

针对工厂不规则形状工件单元化装箱与搬运的实际需要,以汽车与发动机行业常见的内凹形状的半圆轴瓦为代表,研究它的单元化装箱和最终标准容器的选择,提出半圆轴瓦等同件装箱过程中的特殊嵌套问题。这一嵌套问题不同于常见的平面下料嵌套问题,是将三维物体简化为二维问题来考虑,既有嵌套,也有装箱。分析嵌套柱形成的几何关系,将嵌套柱看作长度随嵌入轴瓦数量变化的特殊矩形,给出它的长宽表达式;研究了所形成嵌套柱的变长装箱问题,提出采用托盘装箱问题中可行的单块法与两块法来处理。考虑满足装箱平面利用率最高的情况下,和符合重量、搬运等实际目标要求,经160种轴瓦实际数据的编程计算,找到最优的嵌套装箱方式和最合适的装箱容器。结果分析与讨论表明方法可靠有效。

关键词：单元化容器装箱嵌套

基于动作空间的三维装箱问题的确定性高效率求解算法

在线全文

学校读者我要写书评

暂无评论

计算机学报 2014年第8期37卷 1786-1793页

作者：何琨黄文奇华中科技大学计算机科学与技术学院武汉430074

三维装箱问题要求将有限个三维矩形物体尽可能多地装入到一个三维矩形箱子中,使得箱子的填充率即体积利用率最大.在求解三维装箱问题的穴度算法的基础之上,进一步做了以下改进:(1)将当前剩余空间中可能放入的每个体积最大的三维矩形虚... 详细信息

三维装箱问题要求将有限个三维矩形物体尽可能多地装入到一个三维矩形箱子中,使得箱子的填充率即体积利用率最大.在求解三维装箱问题的穴度算法的基础之上,进一步做了以下改进:(1)将当前剩余空间中可能放入的每个体积最大的三维矩形虚拟物体所对应的空间定义为动作空间,在动作空间内放入物体并使穴度的定义体现放入物体与动作空间的吻合程度;(2)在物体放入位置的选择上直接体现"金角银边草肚皮"的思想,每一步只选择最靠近箱子边缘的一个动作空间来装载物体;(3)结合捆绑策略,将形状大小相同的物体捆绑为一个较大的矩形块进行放入,对捆绑块形状大小的选择为在不超出动作空间的前提下尽量用物体填满该空间的两至三个维度.实验结果表明,改进后的穴度算法在付出很少的开销代价的情况下显著地提高了箱子的填充率.

关键词：三维布局装箱启发式动作空间穴度

CSPack:采用CSP图匹配的新型装箱算法

在线全文

学校读者我要写书评

暂无评论

计算机辅助设计与图形学学报 2010年第11期22卷 1998-2003,2012页

作者：龚爱慧梁绍池陈志辉王伶俐童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

现代FPGA芯片可编程单元的日益复杂化对装箱提出了更大挑战,为了使依赖硬件结构的装箱过程不断适应芯片结构变化的过程,提出一种基于CSP图匹配的装箱算法CSPack.用配置库来描述芯片可编程逻辑块的各种电路功能,根据配置库并利用CSP图匹... 详细信息

现代FPGA芯片可编程单元的日益复杂化对装箱提出了更大挑战,为了使依赖硬件结构的装箱过程不断适应芯片结构变化的过程,提出一种基于CSP图匹配的装箱算法CSPack.用配置库来描述芯片可编程逻辑块的各种电路功能,根据配置库并利用CSP图匹配算法进行电路匹配,找出满足约束的子电路,并以指令的形式将子电路映射到可编程逻辑块内.该算法已经应用于复旦大学自主研发的FPGA芯片FDP2008软件流程的装箱模块中,且针对不同芯片系列只需修改描述芯片功能配置的文件就能实现装箱.实验结果表明,与T-VPack算法相比,CSPack算法在时序性能上提升了6.1%,同时可减少1.4%的芯片占用面积.

关键词：约束满足性问题图匹配电路改写装箱 FPGA

SER-Tvpack:基于软错误率评估的SRAM型FPGA的装箱算法

在线全文

学校读者我要写书评

暂无评论

计算机研究与发展 2014年第8期51卷 1764-1772页

作者：夏静王天成吕涛李华伟邝继顺湖南大学信息科学与工程学院长沙410082 计算机体系结构国家重点实验室(筹)(中国科学院计算技术研究所) 北京100190

为了提高基于SRAM的FPGA(SFPGA)上的容软错误能力,提出了一种基于软错误率(soft error rate,SER)评估的装箱算法SER-Tvpack.通过结合软错误率的两个组成部分错误传播率(error propagation probability,EPP)和节点错误率(node error rate,NER),得到软错误评估标准SER的估算值,并将该值作为可靠性因子加入到代价函数中指导装箱过程,以减少装箱后可编程逻辑块(configuration logic block,CLB)之间互连的软错误率,从而提高设计的可靠性.对20个MCNC基准电路(最大基准电路集)进行实验,结果表明,与基准时序装箱算法T-Vpack及已有的容错装箱算法FTvpack相比较,软故障率分别减少了14.5%和4.11%.而且,与F-Tvpack比较,在仅增加0.04%的面积开销下,减少了2.31%的关键路径的时延,提供了较好的时序性能.

关键词： SRAM型FPGA 软错误率可靠性装箱单粒子翻转