SER-Tvpack:基于软错误率评估的SRAM型FPGA的装箱算法

作     者：夏静 王天成 吕涛 李华伟 邝继顺 Xia Jing;Wang Tiancheng;Lü Tao;Li Huawei;Kuang Jishun

作者机构：湖南大学信息科学与工程学院长沙410082 计算机体系结构国家重点实验室(筹)(中国科学院计算技术研究所)北京100190 

出 版 物：《计算机研究与发展》 (Journal of Computer Research and Development)

年 卷 期：2014年第51卷第8期

页      面：1764-1772页

核心收录：

学科分类：1305[艺术学-设计学（可授艺术学、工学学位）] 13[艺术学] 08[工学] 080203[工学-机械设计及理论] 081304[工学-建筑技术科学] 0802[工学-机械工程] 0813[工学-建筑学] 080201[工学-机械制造及其自动化] 

基　　金：国家自然科学基金项目(60773207 60906013) 

主　　题：SRAM型FPGA 软错误率 可靠性 装箱 单粒子翻转 

摘      要：为了提高基于SRAM的FPGA(SFPGA)上的容软错误能力,提出了一种基于软错误率(soft error rate,SER)评估的装箱算法SER-Tvpack.通过结合软错误率的两个组成部分错误传播率(error propagation probability,EPP)和节点错误率(node error rate,NER),得到软错误评估标准SER的估算值,并将该值作为可靠性因子加入到代价函数中指导装箱过程,以减少装箱后可编程逻辑块(configuration logic block,CLB)之间互连的软错误率,从而提高设计的可靠性.对20个MCNC基准电路(最大基准电路集)进行实验,结果表明,与基准时序装箱算法T-Vpack及已有的容错装箱算法FTvpack相比较,软故障率分别减少了14.5%和4.11%.而且,与F-Tvpack比较,在仅增加0.04%的面积开销下,减少了2.31%的关键路径的时延,提供了较好的时序性能.