检索结果-南通市图书馆

0.6um工艺NMOS ESD保护电路版图优化

在线全文

学校读者我要写书评

暂无评论

微计算机信息 2008年第32期24卷 289-291页

作者：姜玉稀陆嘉冉峰杨殿雄上海大学微电子研究与开发中心 200072

本文研究了在0.6um工艺下,数个版图参数对NMOS ESD保护器件性能的影响,并给出了这些版图参数适宜值的范围;提出了用于I/OPAD的ESD保护电路的版图优化方法,并证明了版图优化在提高ESD保护电路性能上的作用。

关键词： ESD 版图优化 DCGS SCGS GGNMOS

在线全文

学校读者我要写书评

暂无评论

基于短路关键面积的版图优化方法研究

基于短路关键面积的版图优化方法研究

作者：邢润森西安电子科技大学

学位级别：硕士

随着现代科技的发展,集成电路（IC,Integrated Circuit）制造技术不断应用到生产生活的各个方面,功能的不断完善和强大推进其设计工艺向纳米节点迈进,如何保证电路功能可靠性及较高的成品率成为研究的热点。通过减少关键面积实现版图优... 详细信息

随着现代科技的发展,集成电路（IC,Integrated Circuit）制造技术不断应用到生产生活的各个方面,功能的不断完善和强大推进其设计工艺向纳米节点迈进,如何保证电路功能可靠性及较高的成品率成为研究的热点。通过减少关键面积实现版图优化和依靠引入冗余通孔达到减小通孔失效的不良影响,是保障电路成品率以及可靠性的重要手段。本文对基于短路关键面积（SCA,Short Critical Area）的版图线网优化和通孔优化做了系统研究并取得一定成果。本文首先研究了IC版图格式,在IC版图的自动设计方面,计算机技术带来了速度和质量上的提升,IC版图的不同存储格式为自动设计软件提供了信息交流的途径,在版图文件预处理阶段,本文首先利用版图绘制软件从包含版图完整信息的原始GDSII格式文件中提取具有连接关系的三层版图层,将其分别转换为实验需要的CIF格式文件,便于后期对版图进行分析和优化。在电路设计制造过程中,缺陷分布是随机的,为了精确地减小由随机缺陷引起的版图SCA,本文提出了基于线网可优化空间的版图优化方法。首先以图像形式读取版图信息,对版图文件进行去噪及二值化处理,并记录线网在版图上的位置信息,利用图像形态学方法,用结构元素模拟随机缺陷,通过逐步改变结构元素值确定各线网的可优化空间;然后依据缺陷使线网产生的SCA值判定优化顺序;最后根据线网优化顺序和可优化空间,完成版图线网的自动优化。实验结果表明,该方法能实现对小区域SCA的精确优化,实现了增量SCA可控性,而且能减小线网优化所需的时间,避免了对线网进行整体移动,对版图精确优化具有指导意义。提高冗余通孔插入率是保证电路可靠性的重要方法,也是通孔优化的重要目标,借助图像处理技术,本文分析了不同类型冗余通孔的插入可能带来的SCA增量,并将SCA增加比率作为约束条件进行通孔的可优化性判断,能有效控制SCA增量,保障了电路性能持续性。首先分别记录版图线网和通孔的位置信息,然后按照设计规则判断通孔的待优化区域,根据不同类型冗余通孔的引入优先级,对这些待优化区域进行排序及加值处理,最后根据统计信息完成满足约束条件的通孔优化。本方法运用版图图像处理技术,可以处理非规则版图,在通孔优化过程中,优先考虑基本冗余通孔,然后对未进行优化的死通孔考虑矩形冗余通孔优化,提高了总插孔率。通过对大规模实际版图进行实验验证,结果表明该方法既能有效控制通孔优化过程中产生的增量SCA,又能保证一定的插孔率从而提高版图可靠性,为实际版图优化应用中对SCA最优约束值的设定提供了精确依据。

关键词：集成电路版图优化短路关键面积冗余通孔

单片降压型DC-DC变换器芯片电路分析与版图优化设计

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

单片降压型DC-DC变换器芯片电路分析与版图优化设计

作者：张艳艳西安科技大学

学位级别：硕士

单片式DC-DC变换器芯片具有集成度高、性价比高、最简外围电路、能构成高效率电源等特点，使得其被广泛的应用。尤其是最近几年便携数码产品的迅速发展，使得开关电源的作用越来越重要。本文首先对单片降压型DC-DC开关电源芯片的工... 详细信息

单片式DC-DC变换器芯片具有集成度高、性价比高、最简外围电路、能构成高效率电源等特点，使得其被广泛的应用。尤其是最近几年便携数码产品的迅速发展，使得开关电源的作用越来越重要。本文首先对单片降压型DC-DC开关电源芯片的工作原理、系统构成及PWM控制方式进行了研究和分析;然后根据功能需要以及设计要求对电路进行模块划分，通过对各个模块的分析、计算将高压管和低压管分离;并对集成电路内的各个模块包括电流偏置电路、基准电压电路、误差放大电路、三角波振荡器发生电路、PWM比较电路、驱动电路、过热保护电路和过流保护等性能指标进行了分析与仿真，并基于Cadence工作平台采用西岳3um双极型工艺模型，使用Spectre和Hspice等EDA工具对芯片进行系统级仿真，仿真结果验证了设计方案的可行性和理论分析的正确性;在进行版图设计时，将电路元件的高、低压管划分在不同的区域，对于高、低压部分分别采用3um/40V和3um/5V的设计规则。通过这样的版图优化设计，在不影响芯片性能的情况下，版图面积明显减小，成本大大降低。通过DRC（Design Rule Check）和LVS（Layout VersusSchematics）检查验证后，进行流片，芯片性能测试结果说明了设计电路和版图的正确性。

关键词：降压型 DC-DC PWM控制方式仿真版图优化

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于平衡技术的微带低通滤波器版图优化设计

现代电子技术 2012年第4期35卷 27-28,34页

作者：彭玉峰林思宏张淑莉金龙河南师范大学物理与信息工程学院河南新乡453008

微带线结构的不连续性,使反射损耗和插入损耗较大,影响滤波器性能。利用平衡法提升滤波器并联分支中较低的特性阻抗,达到降低微带线宽度的目的,从而均衡整个滤波器的宽度,使版图仿真优化。以一个5阶切比雪夫微带低通滤波器设计为例,仿... 详细信息

微带线结构的不连续性,使反射损耗和插入损耗较大,影响滤波器性能。利用平衡法提升滤波器并联分支中较低的特性阻抗,达到降低微带线宽度的目的,从而均衡整个滤波器的宽度,使版图仿真优化。以一个5阶切比雪夫微带低通滤波器设计为例,仿真结果表明,滤波器通带内反射损耗从-9.566dB降低到-15.837dB,插入损耗从0.679dB降低到0.322dB,与直接采用Richards变换和Kuroda规则设计微带低通滤波器相比,该方法能缩短滤波器设计周期,获得满意的滤波器性能。

关键词：低通滤波器微带线平衡技术版图优化

在线全文

学校读者我要写书评

暂无评论

基于图像处理的版图优化方法

电子科技 2013年第7期26卷 29-32页

作者：宁盼王俊平张广燕曹洪花李锦李长江李博西安电子科技大学通信工程学院陕西西安710071

随着集成电路技术进入深亚微米技术节点,提高成品率成为研究热点问题。文中提出了一种基于图像处理的版图优化方法来提高成品率。该方法首先确定两个待优化线网和其可移动空间,再找出两个待优化线网的最佳移动位置,将两个待优化线网移... 详细信息

随着集成电路技术进入深亚微米技术节点,提高成品率成为研究热点问题。文中提出了一种基于图像处理的版图优化方法来提高成品率。该方法首先确定两个待优化线网和其可移动空间,再找出两个待优化线网的最佳移动位置,将两个待优化线网移动后所减小短路关键面积最大的线网,作为本次优化的线网,实现对版图的优化。文中提出的优化方法不但考虑了缺陷的真实轮廓特征和粒径分布特征,而且不受版图线网的形状的制约,为版图优化提供了更准确的依据。

关键词：版图优化图像处理膨胀算法关键面积

在线全文

学校读者我要写书评

暂无评论

SOI单元库版图优化研究

电子与封装 2009年第8期9卷 31-33页

作者：徐大为戴昌梅陈慧蓉张雍蓉中国电子科技集团公司第五十八研究所江苏无锡214035

文章对版图优化方法进行了研究,给出了几种版图优化的方法。通过研究发现,对于体硅而言要提高单元速度主要是通过减小源漏面积来实现;而对于SOI单元要提高速度只能通过减小单元的源漏周长来实现。通过仿真对比普通结构栅、叉指结构栅和... 详细信息

文章对版图优化方法进行了研究,给出了几种版图优化的方法。通过研究发现,对于体硅而言要提高单元速度主要是通过减小源漏面积来实现;而对于SOI单元要提高速度只能通过减小单元的源漏周长来实现。通过仿真对比普通结构栅、叉指结构栅和环形结构栅的组成的反向器环振周期,可以发现采用叉指结构和环形栅结构不仅能有效减小单元面积,并且能通过减小源漏周长提高单元速度。

关键词： SOI 单元版图版图优化

在线全文

学校读者我要写书评

暂无评论

基于可优化空间的版图布线优化算法研究

基于可优化空间的版图布线优化算法研究

作者：支爽爽西安电子科技大学

学位级别：硕士

随着现代科技的发展,集成电路（IC,Integrated Circuit）制造技术不断应用到生产生活的各个方面,功能的不断完善和强大推进其设计工艺向纳米节点迈进,如何保证电路功能可靠性及较高的成品率成为研究的热点。物理设计的布线阶段含有最丰... 详细信息

随着现代科技的发展,集成电路（IC,Integrated Circuit）制造技术不断应用到生产生活的各个方面,功能的不断完善和强大推进其设计工艺向纳米节点迈进,如何保证电路功能可靠性及较高的成品率成为研究的热点。物理设计的布线阶段含有最丰富和最精确的可制造信息,在电路设计阶段对版图布线进行分析和优化是提高成品率的重要手段。版图关键面积和线网的可优化空间是实际的版图优化过程中重要的参考信息。本文提出基于形态学算法的线网的可优化空间提取方法及其邻接表的存储结构,并提出基于线网可优化空间的版图布线自动优化算法。线网的可优化空间是实际版图优化过程中的重要参考信息。可优化空间是指在满足集成电路版图布线规则和关键面积约束条件下线网可扩宽或者移动的位置空间,它表征了线网被优化的可能性。本文使用形态学方法提取线网的可移动距离进而得到线网的可优化空间,并结合图论建立线网可优化空间的邻接表存储结构,介绍邻接表存储结构的实现方式,并分析了邻接表存储方式的优越性。在电路设计制造过程中,缺陷分布是随机的,为了精确地减小由随机缺陷引起的版图关键面积,本文提出了基于可优化空间的版图布线自动优化算法。该算法在优化前对线网的可优化空间进行探测,并结合线网的灵敏度大小,对线网进行先开路后短路的整体自动优化,从而达到最大的优化效果。与以往优化过程中对线网进行整体扩宽或者移动不同,本文算法首先检测关键面积的特征信息,然后根据关键面积的特征信息和线网的可优化空间,实现了在满足设计规则的条件下对线网的局部自动优化。实验结果表明,该算法能实现对小区域关键面积的精确优化,避免对线网进行整体移动或者扩宽,节约布线资源,对版图精确优化具有指导意义。

关键词：集成电路成品率可优化空间存储结构关键面积版图优化

65—90nm技术节点的WCA模型和提取算法

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

物理学报 2009年第6期58卷 4267-4273页

作者：王俊平郝跃西安电子科技大学通信工程学院西安710071 西安电子科技大学微电子学院西安710071

在90nm和65nm技术节点,集成电路制造业的投资剧增而随机成品率却在下降低.为了提升随机成品率,带权关键面积的(WCA)计算和排序是关键.文中基于数学形态学提出了一种随机缺陷轮廓的WCA新模型,该模型不仅考虑了90nm和65nm工艺中缺陷在布... 详细信息

在90nm和65nm技术节点,集成电路制造业的投资剧增而随机成品率却在下降低.为了提升随机成品率,带权关键面积的(WCA)计算和排序是关键.文中基于数学形态学提出了一种随机缺陷轮廓的WCA新模型,该模型不仅考虑了90nm和65nm工艺中缺陷在布线区域和空白区域的不同密度,而且也考虑了缺陷在粒径上的分布特性;同时还设计并实现了与新模型对应的WCA提取与排序算法,部分版图上的实验结果表明新WCA可以作为版图优化的代价函数,从而为随机缺陷的版图优化提供了精确依据.

关键词：缺陷空间分布缺陷粒径分布关键面积版图优化

ESD应力下改进型SCR器件设计与漏电特性优化

在线全文

学校读者我要写书评

暂无评论

西安电子科技大学学报 2018年第6期45卷 118-122页

作者：刘湖云梁海莲顾晓峰马艺珂王鑫江南大学物联网技术应用教育部工程研究中心江苏无锡214122

为探讨片上集成电路静电放电防护的易闩锁与漏电软失效问题,设计了一种内嵌MOS结构的N跨桥可控硅器件.传输线脉冲测试结果表明:与传统N跨桥改进型可控硅相比,该器件的电压回滞幅度减小了约28.6%.然而,当作用于该器件的瞬态电流从2.0A增... 详细信息

为探讨片上集成电路静电放电防护的易闩锁与漏电软失效问题,设计了一种内嵌MOS结构的N跨桥可控硅器件.传输线脉冲测试结果表明:与传统N跨桥改进型可控硅相比,该器件的电压回滞幅度减小了约28.6%.然而,当作用于该器件的瞬态电流从2.0A增大到3.2A时,漏电流从2.8×10^(-7) A逐渐退化至1.7×10^(-5) A,器件较易发生软失效.借助TCAD技术,仿真结果表明:在10-4 A的静电脉冲应力作用下,该器件内部晶格温度高达1 160.5K.通过优化内嵌MOS结构的N跨桥可控硅器件的版图及其金属布线,削弱器件内部的功率密度聚集效应,可使器件在相同电应力下漏电流稳定在10^(-9) A量级.因此,该版图优化方法可有效地抑制器件的局部过热,提高片上集成电路的静电放电防护方案的热稳定性.

关键词：静电放电可控硅漏电特性版图优化热效应