检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

工艺偏差下基于因子分析的硬件木马检测方法

华中科技大学学报（自然科学版） 2018年第3期46卷 7-11页

作者：赵毅强刘阿强何家骥刘燕江天津大学微电子学院河北天津300072 天津大学天津市成像与感知微电子技术重点实验室河北天津300072

针对侧信道硬件木马检测方法受到工艺偏差噪声和测试噪声影响的问题,提出了一种基于最大似然因子分析结合聚类判别的硬件木马检测方法.首先获取待测芯片的功耗信息,利用因子分析的方法提取公共因子,并利用最大似然方法计算因子载荷矩阵... 详细信息

针对侧信道硬件木马检测方法受到工艺偏差噪声和测试噪声影响的问题,提出了一种基于最大似然因子分析结合聚类判别的硬件木马检测方法.首先获取待测芯片的功耗信息,利用因子分析的方法提取公共因子,并利用最大似然方法计算因子载荷矩阵,最后使用分层聚类方法对因子载荷矩阵进行分类,区分出含有硬件木马的待测电路.利用现场可编程门阵列检测平台在考虑工艺偏差影响的情况下进行了实验验证,结果表明：在母本电路等效门数约为4 292个与非门的情况下,采用基于因子分析结合聚类分析的硬件木马检测方法可以在工艺偏差条件下有效检测出占母本电路面积比0.44%左右的硬件木马.

关键词：硬件木马检测侧信道分析工艺偏差因子分析聚类分析

基于工艺偏差的电压调控磁各向异性磁隧道结电学模型及其在读写电路中的应用

在线全文

学校读者我要写书评

暂无评论

物理学报 2020年第19期69卷 348-358页

作者：金冬月陈虎王佑张万荣那伟聪郭斌吴玲杨绍萌孙晟北京工业大学信息学部北京100124 北京航空航天大学微电子学院北京100191

电压调控磁各向异性磁隧道结(voltage controlled magnetic anisotropy magnetic tunnel junction, VCMA-MTJ)作为磁随机存储器(magnetic random access memory, MRAM)的核心器件,具有读写速度快、功耗低、与CMOS工艺相兼容等优点,现已得到国内外学者的广泛关注.然而随着VCMA-MTJ尺寸不断缩小、MRAM存储容量不断增大,工艺偏差对MTJ性能的影响变得越来越显著,甚至会引起VCMA-MTJ电路的读写错误.本文在充分考虑磁控溅射薄膜生长工艺中自由层厚度偏差(γtf)、氧化势垒层厚度偏差(γtox)以及离子束刻蚀工艺中由侧壁再沉积层引入的刻蚀工艺稳定因子(α)偏差影响的情况下,给出了基于工艺偏差的VCMA-MTJ电学模型,并将该模型应用到VCMA-MTJ读写电路中,研究了工艺偏差对上述电路读写错误率的影响.结果表明:当γtf≥13%, γtox≥11%时, VCMA-MTJ将无法实现磁化状态的有效切换;当α≤0.7时, VCMA-MTJ磁化方向的进动过程变得不稳定.进一步地, VCMA-MTJ电路的读错误率和写错误率也将随着工艺偏差的增大而增大.研究表明,通过增大外加电压(Vb)和减小外加电压脉冲宽度(tpw)可有效降低VCMA-MTJ电路的写错误率,增大电路的读驱动电压(Vdd)可有效降低VCMA-MTJ电路的读错误率.

关键词：磁隧道结电压调控磁各向异性工艺偏差读写电路

基于工艺偏差的自旋转移矩辅助压控磁各向异性磁隧道结电学模型及其应用研究

在线全文

学校读者我要写书评

暂无评论

物理学报 2022年第10期71卷 288-300页

作者：金冬月曹路明王佑贾晓雪潘永安周钰鑫雷鑫刘圆圆杨滢齐张万荣北京工业大学信息学部北京100124 北京航空航天大学合肥创新研究院合肥230013

自旋转移矩辅助电压调控磁各向异性磁隧道结(STT辅助VCMA-MTJ)作为非易失性全加器(NV-FA)中的核心部件,具有切换速度快、功耗低,稳定性好等优点,将在物联网、人工智能等领域具有良好的发展前景.然而随着磁隧道结(MTJ)尺寸的不断缩小以... 详细信息

自旋转移矩辅助电压调控磁各向异性磁隧道结(STT辅助VCMA-MTJ)作为非易失性全加器(NV-FA)中的核心部件,具有切换速度快、功耗低,稳定性好等优点,将在物联网、人工智能等领域具有良好的发展前景.然而随着磁隧道结(MTJ)尺寸的不断缩小以及芯片集成度的不断提高,工艺偏差对MTJ及NV-FA电路性能的影响将变得越来越显著.本文基于STT辅助VCMA-MTJ磁化动力学,在充分考虑薄膜生长工艺偏差以及刻蚀工艺偏差影响的情况下,建立了更为精确的STT辅助VCMA-MTJ电学模型,研究了上述两种工艺偏差对MTJ及NV-FA电路性能的影响.结果表明,当自由层厚度偏差γ_(tf)≥6%或氧化层厚度偏差γ_(tox)≥0.7%时,MTJ将无法实现状态切换;当隧穿磁阻率偏差β增大到30%时,读取裕度SM将下降高达17.6%.对于NV-FA电路,通过增大电压V_(b1)以及写‘0’时增大电压V_(b2)或写‘1’时减小V_(b2),可有效降低非易失性加数写入错误率;通过增大逻辑运算驱动电压V_(dd),可有效降低逻辑运算结果输出错误率.

关键词：磁隧道结自旋转移矩压控磁各向异性工艺偏差

维普期刊数据库博看期刊

在线全文

学校读者我要写书评

暂无评论

基于RO硬件木马检测的工艺偏差校正方法

天津大学学报（自然科学与工程技术版） 2018年第6期51卷 645-650页

作者：赵毅强刘阿强何家骥刘燕江天津大学微电子学院天津300072 天津市成像与感知微电子技术重点实验室(天津大学) 天津300072

针对基于环形振荡器(ring oscillator,RO)的硬件木马检测方法受到工艺偏差的严重影响,导致木马检测准确度降低的问题,提出了一种新的针对RO硬件木马检测进行工艺偏差校正的方法.首先,根据硬件木马和工艺偏差对芯片供电电压变化的不同反... 详细信息

针对基于环形振荡器(ring oscillator,RO)的硬件木马检测方法受到工艺偏差的严重影响,导致木马检测准确度降低的问题,提出了一种新的针对RO硬件木马检测进行工艺偏差校正的方法.首先,根据硬件木马和工艺偏差对芯片供电电压变化的不同反应特性,改变测试数据中两者所占的比重,获取大致工艺偏差影响范围,然后削弱测试数据中工艺偏差的影响,突出和显化硬件木马的影响,最后通过马氏距离以及欧式距离等判别方法识别出硬件木马.利用现场可编程门阵列(field-programmable gate array,FPGA)测试平台进行了实验验证,数据处理结果表明,在0.61%,片内工艺偏差下可以有效检测出工艺偏差校正前无法识别的硬件木马,木马电路的大小等效为44个与非门.并且提出的方法可以扩展应用于包含片内工艺偏差的情况.

关键词：信息技术硬件木马检测校正方法环形振荡器工艺偏差

工艺偏差下模拟电路模块行为级建模的稀疏网格随机配置法

在线全文

学校读者我要写书评

暂无评论

复旦学报（自然科学版） 2008年第1期47卷 56-64,69页

作者：陈世珺陶俊朱恒亮曾璇复旦大学专用集成电路与系统国家重点实验室上海201203

为建立考虑工艺参数随机变化情况下的模拟电路模块的行为级模型,提出了基于稀疏网格的随机配置建模方法.首先,与传统的需要大量采点的蒙特卡罗方法相比,随机配置方法具有指数收敛的特性,大大降低了计算复杂度.其次,为了避免通常用于多... 详细信息

为建立考虑工艺参数随机变化情况下的模拟电路模块的行为级模型,提出了基于稀疏网格的随机配置建模方法.首先,与传统的需要大量采点的蒙特卡罗方法相比,随机配置方法具有指数收敛的特性,大大降低了计算复杂度.其次,为了避免通常用于多维空间的直接张量积随机配置法所带来的采点数随空间维度指数增长的缺点,采用稀疏网格采点技术,在保证建模精度的同时大幅度减少了配置点数目,从而进一步降低了随机配置法的计算复杂度.

关键词：模拟电路模块行为级建模工艺偏差稀疏网格随机配置法

工艺偏差对干式空心电抗器局部温升的影响分析研究

在线全文

学校读者我要写书评

暂无评论

高压电器 2016年第10期52卷 182-186页

作者：王岩谭向宇束洪春陈晶郭小兵吴彦霖张轩王永红云南电网公司研究生工作站昆明650217 昆明理工大学昆明650500 哈尔滨理工大学电气与电子工程学院哈尔滨150080

由于干式空心并联电抗器支路数非常多,工艺偏差会造成干式空心电抗器局部温升差异。局部温升过高会导致干式空心并联电抗器局部绝缘过早老化,降低干式空心电抗器的运行年限。因此文中针对BKDK-20000/35型干式并联空心电抗器进行模型建立... 详细信息

由于干式空心并联电抗器支路数非常多,工艺偏差会造成干式空心电抗器局部温升差异。局部温升过高会导致干式空心并联电抗器局部绝缘过早老化,降低干式空心电抗器的运行年限。因此文中针对BKDK-20000/35型干式并联空心电抗器进行模型建立,通过有限元数值计算分析,得到了不同整体半径、包封间距和匝数偏差情况下温升的变化进行研究,结果表明对于不同的工艺偏差类型,整体半径偏差引起各包封温升产生较小的变化,包封间距偏差引起各包封温升产生较大变化,匝数偏差引起各包封温升产生明显变化。为进一步控制干式空心并联电抗器生产过程工艺偏差量提供依据。

关键词：干式空心电抗器工艺偏差包封局部温升

一种考虑空间关联工艺偏差的统计静态时序分析方法

在线全文

学校读者我要写书评

暂无评论

电子与信息学报 2015年第2期37卷 468-476页

作者：喻伟杨海钢刘洋黄娟蔡博睿陈锐中国科学院电子学研究所北京100190 中国科学院大学北京100086

为了准确评估工艺参数偏差对电路延时的影响,该文提出一种考虑空间关联工艺偏差的统计静态时序分析方法。该方法采用一种考虑非高斯分布工艺参数的二阶延时模型,通过引入临时变量,将2维非线性模型降阶为1维线性模型;再通过计算到达时间... 详细信息

为了准确评估工艺参数偏差对电路延时的影响,该文提出一种考虑空间关联工艺偏差的统计静态时序分析方法。该方法采用一种考虑非高斯分布工艺参数的二阶延时模型,通过引入临时变量,将2维非线性模型降阶为1维线性模型;再通过计算到达时间的紧密度概率、均值、二阶矩、方差及敏感度系数,完成了非线性非高斯延时表达式的求和、求极大值操作。经ISCAS89电路集测试表明,与蒙特卡洛仿真(MC)相比,该方法对应延时分布的均值、标准差、5%延时点及95%延时点的平均相对误差分别为0.81%,-0.72%,2.23%及-0.05%,而运行时间仅为蒙特卡洛仿真的0.21%,证明该方法具有较高的准确度和较快的运行速度。

关键词：集成电路统计静态时序分析空间关联非高斯非线性工艺偏差延时模型

在线全文

学校读者我要写书评

暂无评论

增强工艺偏差容忍度的带隙基准电压源设计

浙江大学学报（理学版） 2016年第6期43卷 689-695页

作者：俞淼罗小华卢宇峰李益航浙江大学超大规模集成电路研究所浙江杭州310027

随着CMOS工艺特征尺寸的减小,带隙基准电压源在制造过程中因器件失配和工艺波动易导致实际输出电压和目标值发生偏离,降低芯片成品率.为此提出将Pelgrom失配模型引入电路设计中,分别从器件参数、电路结构、版图布局三方面对亚微米级的... 详细信息

随着CMOS工艺特征尺寸的减小,带隙基准电压源在制造过程中因器件失配和工艺波动易导致实际输出电压和目标值发生偏离,降低芯片成品率.为此提出将Pelgrom失配模型引入电路设计中,分别从器件参数、电路结构、版图布局三方面对亚微米级的电路进行工艺偏差优化.基于华润上华(CSMC)0.5μm工艺以及Hspice软件仿真,显示基准源输出电压为1.232 54V,偏差小于5mV.流片测试结果表明,应用此设计的三通道LED驱动控制芯片成品率达到96.8%,输出电流达到(18±0.5)mA的芯片占99.6%以上.

关键词：工艺偏差失配带隙基准电压阈值偏差失调成品率

在线全文

学校读者我要写书评

暂无评论

工艺偏差影响下硬件木马检测功率分析方法

计算机工程与应用 2018年第24期54卷 1-5,45页

作者：杨达明黄姣英高成北京航空航天大学可靠性与系统工程学院北京100191

侧信道分析技术作为硬件木马的主要检测方法,因侧信道信号受工艺偏差影响,其应用存在局限性。针对这一问题,提出了一种考虑工艺偏差的FPGA硬件木马检测功率分析方法。以工艺偏差对阈值电压的影响为切入点,结合阈值电压与芯片电流的关系... 详细信息

侧信道分析技术作为硬件木马的主要检测方法,因侧信道信号受工艺偏差影响,其应用存在局限性。针对这一问题,提出了一种考虑工艺偏差的FPGA硬件木马检测功率分析方法。以工艺偏差对阈值电压的影响为切入点,结合阈值电压与芯片电流的关系,分析了工艺偏差对芯片功率的影响。从受工艺偏差影响的工艺参数入手,利用Hspice仿真模拟CMOS功率受工艺偏差的影响。之后基于FPGA功率与CMOS功率间的关系,利用Xpower分析在工艺偏差影响下有无木马芯片的功率波动为±5%,最后根据FPGA的实际功率测量结果进行了验证。提出的方法可定量分析工艺偏差对芯片功率的影响,有助于分析侧信道检测的准确性,为侧信道检测方法提供有效的理论依据。

关键词：硬件木马侧信道分析工艺偏差