检索结果-南通市图书馆

电子与自动化 2000年第6期29卷 46-47页

作者：李永强信息产业部电子第20研究所西安710068

应用于GPS频率综合器的可编程分频器的设计

在线全文

学校读者我要写书评

暂无评论

高技术通讯 2011年第4期21卷 434-437页

作者：陈莹梅景永康章丽东南大学射频与光电集成电路研究所南京210096

设计了应用于全球定位系统（GPS）1．2GHz频率综合器中的可编程分频器。该分频器可实现600-700范围的分频比，并利用改进的均匀分频算法使分频输出波形的占空比更加理想。设计采用SMIC 0．18μm CMOS工艺标准单元的半定制设计方法，按... 详细信息

设计了应用于全球定位系统（GPS）1．2GHz频率综合器中的可编程分频器。该分频器可实现600-700范围的分频比，并利用改进的均匀分频算法使分频输出波形的占空比更加理想。设计采用SMIC 0．18μm CMOS工艺标准单元的半定制设计方法，按照标准数字集成电路设计流程进行设计，包括Verilog代码编写、逻辑综合、版图规划、布局布线、后端时序仿真分析等过程。该可编程分频器模块已采用SMIC 0．18μm CMOS工艺进行流片，核心芯片面积为115μm×115μm。测试结果表明，通过控制芯片预置逻辑，分频器能与控制端口相匹配，完成分频功能，实现了预期结果。

关键词：全球定位系统(GPS) 频率综合器可编程分频器均匀分频算法 CMOS

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

一种宽分频范围的CMOS可编程分频器设计

固体电子学研究与进展 2009年第1期29卷 50-54页

作者：余俊黄磊吴建辉张萌东南大学国家专用集成电路系统工程技术研究中心南京210096

设计了一种基于双模预分频的宽范围可编程分频器。对预分频器的逻辑电路进行了改进,提高了最高工作频率,同时,引入输入缓冲级,增加了低频时分频器的输入敏感性。基于Chartered 0.25μm厚栅CMOS工艺,在SpectreRF中仿真,分频器可在50MHz～... 详细信息

设计了一种基于双模预分频的宽范围可编程分频器。对预分频器的逻辑电路进行了改进,提高了最高工作频率,同时,引入输入缓冲级,增加了低频时分频器的输入敏感性。基于Chartered 0.25μm厚栅CMOS工艺,在SpectreRF中仿真,分频器可在50MHz～2.2GHz频率范围正常工作。流片测试结果表明,该分频器可正常工作在作为数字电视调谐芯片本振源的PLL中,对80～900MHz的VCO输出信号,实现256～32767连续分频。

关键词：锁相环可编程分频器前置分频器计数器源耦合逻辑

在线全文

学校读者我要写书评

暂无评论

可扩展分频比范围的射频可编程分频器设计

固体电子学研究与进展 2016年第5期36卷 393-397,418页

作者：杨扬陈文宣魏鲁唐俊成都振芯科技股份有限公司成都610041

介绍了一种可扩展分频比范围的射频可编程分频器,该电路包括输入放大器、前置2分频电路、4级除2/除3分频单元和15位可编程计数器。该分频器应用于频率合成器中,采用0.35μm BiCMOS工艺实现,电源电压3.3V,电源电流80mA。射频输入12GHz时... 详细信息

介绍了一种可扩展分频比范围的射频可编程分频器,该电路包括输入放大器、前置2分频电路、4级除2/除3分频单元和15位可编程计数器。该分频器应用于频率合成器中,采用0.35μm BiCMOS工艺实现,电源电压3.3V,电源电流80mA。射频输入12GHz时灵敏度-10~10dBm。分频比从16到219-1可调。

关键词：电流模逻辑可编程分频器频率合成器锁相环集成电路

一种由多级2/3分频单元级联而成的通道可编程分频器设计

在线全文

学校读者我要写书评

暂无评论

固体电子学研究与进展 2021年第2期41卷 149-153页

作者：杨扬魏鲁袁昊煜成都振芯科技股份有限公司成都610041

介绍了一种由多级2/3分频单元级联的可编程分频器,可应用于扇出缓冲器的通道中。分频器采用0.18μm BiCMOS工艺实现。分频器的电源电压为3.3 V,分频比支持1、3、5以及4~4094的所有偶数分频,且所有分频输出信号的占空比为50%。

关键词：可编程分频器扇出缓冲器 2/3分频单元占空比集成电路

0.18 μm CMOS高集成度可编程分频器的设计

在线全文

学校读者我要写书评

暂无评论

南京邮电大学学报（自然科学版） 2014年第3期34卷 75-79页

作者：郑立博张长春郭宇锋方玉明刘蕾蕾南京邮电大学电子科学与工程学院江苏南京210023 东南大学毫米波国家重点实验室江苏南京210096

采用标准0.18μm CMOS工艺,提出了一种高集成度可编程分频器。该电路所采用技术的新颖之处在于:基于基本分频单元的特殊结构,对除2/除3单元级联式可编程分频器的关键模块进行改进,将普通的CML型锁存器集成为包含与门的锁存器,从而大大... 详细信息

采用标准0.18μm CMOS工艺,提出了一种高集成度可编程分频器。该电路所采用技术的新颖之处在于:基于基本分频单元的特殊结构,对除2/除3单元级联式可编程分频器的关键模块进行改进,将普通的CML型锁存器集成为包含与门的锁存器,从而大大提高了电路的集成度,有效地降低了电路功耗,提升了整体电路速度,并使版图更紧凑。仿真结果表明,在1.8 V电压、输入频率Fin=1 GHz的情况下,可实现任意整数且步长为1的分频比,相位噪声为-173.1 dBc/Hz@1 MHz,电路功耗仅为9 mW。

关键词：可编程分频器除2 除3分频单元电流模逻辑相位噪声

2.4GHz频率合成器可编程分频器设计与实现

在线全文

学校读者我要写书评

暂无评论

复旦学报（自然科学版） 2005年第1期44卷 139-143页

作者：张剑宇孙承绶来金梅章倩苓复旦大学专用集成电路与系统国家重点实验室上海200433

介绍了一种应用于802.11b的频率合成器中的可编程分频器.采用级联的异步2分频电路配合相位开关技术,消除了在2.4GHz的高频下分频比改变时产生的毛刺.通过检查初始相位特征信号,解决了由相位开关技术产生的初始相位不确定性问题.仿真结... 详细信息

介绍了一种应用于802.11b的频率合成器中的可编程分频器.采用级联的异步2分频电路配合相位开关技术,消除了在2.4GHz的高频下分频比改变时产生的毛刺.通过检查初始相位特征信号,解决了由相位开关技术产生的初始相位不确定性问题.仿真结果表明,电路具有很好的稳定性,解决了频率合成器的速度瓶颈;把预分频器调节到合适的直流电平上,可以降低整个电路的功耗.另外,这种除法器有较大的分频比范围,能够应用于不同的设计.

关键词：频率合成器可编程分频器预分频器电平 802.11b 级联分频电路 GH 改变配合

在线全文

学校读者我要写书评

暂无评论

高速低功耗自适应可编程分频器

微电子学 2014年第2期44卷 197-201页

作者：袁珩洲马卓郭阳李丹丹张彦峰国防科学技术大学计算机学院长沙410073

在约翰逊计数分频器的基础上,设计了一款双级结构分频器,采用系数自适应分配技术,显著提升了分频器的工作频率,并有效降低功耗。基于45nm CMOS工艺进行仿真,结果表明:该分频器最高工作频率可达8GHz,在1GHz时,49分频的双级可编程分频器... 详细信息

在约翰逊计数分频器的基础上,设计了一款双级结构分频器,采用系数自适应分配技术,显著提升了分频器的工作频率,并有效降低功耗。基于45nm CMOS工艺进行仿真,结果表明:该分频器最高工作频率可达8GHz,在1GHz时,49分频的双级可编程分频器功耗仅为63μW,在8GHz时,功耗为312μW。与典型的约翰逊结构相比,双级分频器工作频率可提升1.6倍,在分频器系数设置为6时,最大功耗优化比达到51.82%。

关键词：可编程分频器自适应配置双级结构

在线全文

学校读者我要写书评

暂无评论

高速CMOS可编程分频器的研究与设计

微计算机信息 2007年第20期23卷 257-259页

作者：欧雨华严利民上海大学微电子研究与开发中心上海200072

本文通过对CMOS可编程分频器原理的分析与研究,提出了一种新的可实现任意分频的可编程分频器结构,这种结构大大提高了可编程分频器的输入带宽,同时功耗不大,抗干扰能力强,可适用于锁相环、频率综合器的设计中。该设计在宏力CMOS0.18um... 详细信息

本文通过对CMOS可编程分频器原理的分析与研究,提出了一种新的可实现任意分频的可编程分频器结构,这种结构大大提高了可编程分频器的输入带宽,同时功耗不大,抗干扰能力强,可适用于锁相环、频率综合器的设计中。该设计在宏力CMOS0.18um工艺下通过仿真和验证,输入频率可以达到3.3GHz。

关键词：可编程分频器 CMOS 0.18um工艺高输入带宽锁存器

在线全文

学校读者我要写书评

暂无评论

一种宽分频比范围的可编程分频器

微电子学 2017年第5期47卷 674-678,684页

作者：韦援丰杨海钢陈柱佳中国科学院电子学研究所北京100190 中国科学院大学北京100049

提出了一种改进的宽分频比范围可编程分频器,支持对分频数和占空比的编程设置。该结构由改进的可编程下行异步计数器和脉冲二分频器组成,采用置数自释放结构和"时间裕度借用"方法,将关键路径延时容忍度增大了一个时钟周期。提出的分频... 详细信息

提出了一种改进的宽分频比范围可编程分频器,支持对分频数和占空比的编程设置。该结构由改进的可编程下行异步计数器和脉冲二分频器组成,采用置数自释放结构和"时间裕度借用"方法,将关键路径延时容忍度增大了一个时钟周期。提出的分频器采用0.13μm CMOS工艺进行设计与流片,版图尺寸为38.5μm×66.2μm。流片后的测试结果表明,该分频器的分频比范围为2~1 022,在分频比为m的条件下,占空比可从1/m调节至(m-1)/m。在全分频范围内,工作速度可达1.85GHz,功耗小于0.82mW。

关键词：可编程分频器占空比设置自释放时间裕量借用