检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

基于C单元的抗干扰低功耗双边沿触发器

电子测量与仪器学报 2020年第12期32卷 85-93页

作者：黄正峰杨潇国欣祯戚昊琛鲁迎春欧阳一鸣倪天明徐奇合肥工业大学电子科学与应用物理学院合肥230601 合肥工业大学计算机与信息学院合肥230601 安徽工程大学电气工程学院芜湖241000

快速增长的功耗是VLSI设计中的重要问题,特别是输入信号中存在毛刺,双边沿触发器的功耗将会显著增大。为了有效降低功耗,提出了一种基于C单元的抗干扰低功耗双边沿触发器AILP-DET,结构采用快速的C单元,不仅能够阻塞输入信号存在的毛刺,... 详细信息

快速增长的功耗是VLSI设计中的重要问题,特别是输入信号中存在毛刺,双边沿触发器的功耗将会显著增大。为了有效降低功耗,提出了一种基于C单元的抗干扰低功耗双边沿触发器AILP-DET,结构采用快速的C单元,不仅能够阻塞输入信号存在的毛刺,阻止触发器内部冗余跳变的发生,降低晶体管的充放电频率;而且增加了上拉-下拉路径,降低了其延迟。相比现有的双边沿触发器,AILP-DET只在时钟边沿采样,有效降低了功耗。通过HSPICE仿真,与10种双边沿触发器相比较,AILP-DET仅仅增加了7.58%的延迟开销,无输入毛刺情况下总功耗平均降低了261.28%,有输入毛刺情况下总功耗平均降低了46.97%。详尽的电压温度波动分析表明,该双边沿触发器对电压、温度等波动不敏感。

关键词：双边沿触发器毛刺低功耗 C单元时钟树

在线全文

学校读者我要写书评

暂无评论

基于毛刺阻塞原理的低功耗双边沿触发器

微电子学 2020年第3期50卷 308-314,320页

作者：黄正峰杨潇孙芳鲁迎春欧阳一鸣方祥圣倪天明戚昊琛徐奇合肥工业大学电子科学与应用物理学院合肥230009 合肥工业大学计算机与信息学院合肥230009 安徽行政学院信息工程系合肥230009 安徽工程大学电气工程学院芜湖安徽241000

当输入信号存在毛刺时,双边沿触发器的功耗通常会显著增大,为了有效降低功耗,提出一种基于毛刺阻塞原理的低功耗双边沿触发器。在该双边沿触发器中,采用了钟控CMOS技术C单元。一方面,C单元能有效阻塞输入信号存在的毛刺,防止触发器锁存... 详细信息

当输入信号存在毛刺时,双边沿触发器的功耗通常会显著增大,为了有效降低功耗,提出一种基于毛刺阻塞原理的低功耗双边沿触发器。在该双边沿触发器中,采用了钟控CMOS技术C单元。一方面,C单元能有效阻塞输入信号存在的毛刺,防止触发器锁存错误的逻辑值。另一方面,钟控CMOS技术可以降低晶体管的充放电频率,进而降低电路功耗。相比其他现有双边沿触发器,该双边沿触发器在时钟边沿只翻转一次,大幅度减少了毛刺引起的节点冗余跳变,有效降低了功耗。与其他5种双边沿触发器相比,该双边沿触发器的总功耗平均降低了40.87%~72.60%,在有毛刺的情况下,总功耗平均降低了70.10%~70.29%,仅增加22.95%的平均面积开销和5.97%~6.81%的平均延迟开销。

关键词：双边沿触发器毛刺低功耗钟控CMOS 时钟树

阻塞毛刺的低功耗双边沿触发器设计关键技术研究

在线全文

学校读者我要写书评

暂无评论

阻塞毛刺的低功耗双边沿触发器设计关键技术研究

作者：杨潇合肥工业大学

学位级别：硕士

集成电路产业的飞速进步,不仅带来了集成电路与芯片的功耗问题,另一方面,以智能手机、平板电脑等为代表的便携式电子设备的大量应用,以及集成度和工作频率的迅速提高,都使人们对低功耗的需求越来越深。因此,集成电路的低功耗设计技术成... 详细信息

集成电路产业的飞速进步,不仅带来了集成电路与芯片的功耗问题,另一方面,以智能手机、平板电脑等为代表的便携式电子设备的大量应用,以及集成度和工作频率的迅速提高,都使人们对低功耗的需求越来越深。因此,集成电路的低功耗设计技术成为设计中越来越大的占比。触发器作为时序电路的重要组成部分,广泛分布于数字集成电路系统当中。关于低功耗高性能的触发器设计尤为重要。对于CMOS集成电路来说,有很多因素会影响其功耗,包括工作电压,时钟频率,信号的开关活动性等等。针对这些方面分别都有相应的低功耗设计技术去降低CMOS电路的功耗,比如采用更先进的集成电路制造工艺,使其工作电压以及节点电容减小;采用门控时钟技术,暂时关断不工作的晶体管与电路,降低内部节点的翻转频率等。在数字集成电路工作过程中,必不可少的会受到毛刺的影响。外部环境的干扰,上级组合逻辑产生的竞争冒险等都会使触发器的输入信号上存在大量的毛刺,这些毛刺传到触发器内部,不可避免地带来了额外的内部节点的充放电,使其功耗大幅度增加。针对上述问题,本文提出了阻塞毛刺的低功耗双边沿触发器设计,使用C单元作为基本构件来重新设计双边沿触发器的内部锁存器,防止输入信号中的毛刺被采样到触发器内部,降低了冗余跳变,大幅降低了触发器动态功耗。双边沿触发器能够在时钟的上升沿处和下降沿处都采样数据,因此只需要单边沿触发器一半的时钟频率即可实现相同的功能,能够有效降低时钟树功耗。基于PTM 32nm模型,本文使用HSPICE软件仿真了本文提出的双边沿触发器以及现有的双边沿触发器对比结构。充分的HSPICE仿真实验结果表明,在阻塞毛刺方面,本文提出的双边沿触发器实现了较好的效果,能够有效减少对电路的影响以及产生额外的功耗开销,同时在功耗、延迟、面积等指标上取得了很好的综合性能。与现有的10种双边沿触发器在相同的仿真条件下进行比较,本文提出的双边沿触发器电路总功耗平均降低了251.17%,延迟平均降低了9.71%,功耗延迟积平均改善了44.32%,同时,在输入信号存在毛刺,且毛刺的数量分别为较少和较多的情况下,电路功耗分别平均降低了43.62%和51.28%。详尽的工艺电压温度老化波动分析表明,该双边沿触发器对工艺、电压、温度、老化等波动不敏感。

关键词：双边沿触发器低功耗毛刺时钟树 C单元

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

低功耗抗毛刺的双边沿触发器的研究

低功耗抗毛刺的双边沿触发器的研究

作者：张阳阳合肥工业大学

学位级别：硕士

由于集成电路的快速发展,集成电路所采用的工艺尺寸不断缩减,集成电路所集成的晶体管数也在随之急剧增加,所需要的时钟频率也大幅增加,因此随之而来也伴随着功耗的迅速增长。近年来,电子穿戴技术的应用越来越广泛,发展速度突飞猛进,造... 详细信息

由于集成电路的快速发展,集成电路所采用的工艺尺寸不断缩减,集成电路所集成的晶体管数也在随之急剧增加,所需要的时钟频率也大幅增加,因此随之而来也伴随着功耗的迅速增长。近年来,电子穿戴技术的应用越来越广泛,发展速度突飞猛进,造成集成电路的小型化、集成度以及低功耗要求也越来越高。作为数字集成电路的基本组成单元,触发器广泛存在于大规模数字集成电路中。相关研究表明时序电路的时钟功耗在数字集成电路总功耗中是占有很大比重的。在超大规模集成电路中,时钟系统主要由时钟树电路和时序电路组成。因此,在超大规模集成电路设计中,对于低功耗触发器的研究是非常必要的。影响CMOS电路的功耗的因素主要包括:电源电压、时钟信号频率、节点电容以及输入信号的开关活动性等。现有的低功耗技术实现方法主要包括:时钟门控技术、降低电源电压、采用更小的工艺尺寸、减少电路的冗余跳变等。时钟门控技术的工作原理是关断暂时不工作的电路。电源电压由于和具体的工艺尺寸相关,一旦集成电路所采用的工艺尺寸确定了下来,电源电压的大小不可以随意改变,另外一种能够有效降低电路功耗的方法就是尽可能地减少电路中的冗余跳变。由于毛刺广泛存在于数字电路系统中,本文提出了一种能够抗毛刺的低功耗双边沿触发器,其整体思路是采用了C单元成功地阻塞了电路的输入毛刺,减少了电路中的冗余跳变,减少了电路的总功耗,又实现了双边沿触发的功能。双边沿触发器较单边沿触发器的优势是,在实现相同电路功能的情况下,双边沿触发器采用的时钟频率只有单边沿触发器的一半,能够大大减小时钟树的功耗。电路设计需要权衡电路的面积开销和功耗开销,本文中采用了功耗延迟积、面积开销以及时钟树功耗等参数来比较电路的性能,这在一定程度上是相对比较公平的。本文通过使用HSPICE软件全面仿真了提出的电路结构和相关的电路结构,大量的仿真实验结果比较表明,本文提出的双边沿触发器能够有效屏蔽毛刺对电路产生的影响,该双边沿触发器在功耗、延迟、面积开销之间取得了良好的折中,和其他5种双边沿触发器相比较,本文提出双边沿触发器的总功耗平均降低了40.8%2.6%,有毛刺情况下的总功耗平均降低了70.1%0.2%,仅仅增加22.9%的平均面积开销、5.9%.8%的平均延迟开销。

关键词：双边沿触发器低功耗抗毛刺时钟树钟控CMOS

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

多值低功耗双边沿触发器的简化设计

杭州电子科技大学学报（自然科学版） 2010年第5期30卷 21-24页

作者：郎燕峰浙江工商大学信息与电子工程学院浙江杭州310018

该文介绍了数字电路中冗余模块的概念及去除冗余模块对低功耗设计的意义,并进一步将这一低功耗设计思想应用于基于三值时钟的三值双边沿触发器的设计中,对其进行了简化设计和模拟,指出简化设计后的触发器比原触发器结构简单,且模拟结果... 详细信息

该文介绍了数字电路中冗余模块的概念及去除冗余模块对低功耗设计的意义,并进一步将这一低功耗设计思想应用于基于三值时钟的三值双边沿触发器的设计中,对其进行了简化设计和模拟,指出简化设计后的触发器比原触发器结构简单,且模拟结果表明其逻辑功能正确且能有效地降低功耗。

关键词：冗余模块低功耗多值逻辑双边沿触发器

在线全文

学校读者我要写书评

暂无评论

高性能半静态双边沿D触发器

电子与信息学报 2006年第11期28卷 2186-2190页

作者：王伦耀夏银水叶锡恩宁波大学信息学院宁波315211

在分析现有静态结构双边沿触发器和动态结构双边沿触发器优缺点的基础上,该文提出了半静态结构双边沿触发器设计。PSPICE模拟表明,新设计功能正确。与以往一些设计相比,新设计在功耗、速度、功耗延迟积以及减少MOS晶体管使用数目等方面... 详细信息

在分析现有静态结构双边沿触发器和动态结构双边沿触发器优缺点的基础上,该文提出了半静态结构双边沿触发器设计。PSPICE模拟表明,新设计功能正确。与以往一些设计相比,新设计在功耗、速度、功耗延迟积以及减少MOS晶体管使用数目等方面都具有明显的优势,从而使新设计具有良好的综合性能。该文的另一个贡献是对双边沿触发器性能的测试方法进行了探讨,提出了测试双边沿触发器最高频率的新方法。

关键词：集成电路半静态 D触发器低功耗双边沿触发器