检索结果-南通市图书馆

Chinese Journal of Aeronautics 2018年第7期31卷 1594-1601页

作者： huaguo liang Xiangsheng FANG maoxiang yi Zhengfeng HUANG yingchun LU Studio of Computer Architecture Hefei University of Technology Hefei 230009 China Anhui Institute of Economic Management Hefei 230051 China

The avionics working environment is bad, easy to accelerate aging of circuits. Circuit aging is one of the important factors that influence the reliability of avionics, so circuit aging testing is of great significance to improve the reliability of avionics. As continuing aging would degrade circuit performance, aging can be monitored through precise measurement of performance degradation. However, previous methods for predicting circuit performance have limited prediction accuracy. In this paper, we propose a novel Built-In Self-Test（BIST） scheme for circuit aging measurement, which constructs self-oscillation loops employing parts of critical paths and activates oscillations by specific test patterns. An aging signature counter is then used to capture the oscillation frequency and in turn measure the aging state of the circuit. We propose to implement this measurement process by BIST. Experimental results show that the proposed in-field aging measurement is robust with respect to process variations and can achieve a precision of about 90%. The application of this scheme has a certain value to improve the reliability of avionics systems.

关键词： Aging measurement Avionics BIST Critical path Self-oscillation loops

CORE-UNIFIED SOC TEST DATA COMPRESSION AND APPLICATION

在线全文

学校读者我要写书评

暂无评论

Journal of Electronics(China) 2010年第1期27卷 79-87页

作者： yi maoxiang Guo Xueying liang huaguo Wang Wei Zhang Lei Department of Electronic Science and technology Hefei University of Technology Hefei 230009 China School of Computer and Information Hefei University of Technology Hefei 230000 China

The pattern run-length coding test data compression approach is extended by introducing don't care bit(x) propagation strategy into *** than one core test sets for testing core-based System-on-Chip(SoC) are unified into a single one,which is compressed by the extended coding technique.A reconfigurable scan test application mechanism is presented,in which test data for multiple cores are scanned and captured jointly to make SoC test application more efficient with low hardware overhead *** proposed union test technique is applied to an academic SoC embedded by six large ISCAS'89 benchmarks,and to an ITC' 02 benchmark *** results show that compared with the existing schemes in which a core test set is compressed and applied independently of other cores,the proposed scheme can not only improve test data compression/decompression,but also reduce the redundant shift and capture cycles during scan testing,decreasing SoC test application time effectively.

关键词： System-on-Chip(SoC) Test application time Pattern run-length X-propagation Union test Reconfiguration

在线全文

学校读者我要写书评

暂无评论

基于优化编码的LFSR重播种测试压缩方案

计算机研究与发展 2012年第2期49卷 443-451页

作者：陈田梁华国王伟易茂祥黄正峰合肥工业大学计算机与信息学院合肥230009 合肥工业大学电子科学与应用物理学院合肥230009

大规模高密度集成电路测试中存在测试数据量大、测试功耗高等问题.提出了一种先通过编码优化测试集,再使用线性反馈移位寄存器(linear feedback shift register,LFSR)重播种的内建自测试方案.该方案通过自动测试模式生成工具得到被测电... 详细信息

大规模高密度集成电路测试中存在测试数据量大、测试功耗高等问题.提出了一种先通过编码优化测试集,再使用线性反馈移位寄存器(linear feedback shift register,LFSR)重播种的内建自测试方案.该方案通过自动测试模式生成工具得到被测电路的确定测试集,再压缩为种子集存储在片上ROM中.压缩测试集的过程中,首先以降低测试功耗为目标,用少量确定位编码测试集中的部分测试立方,来增强解码后测试模式相邻位之间的一致性;然后以提高压缩率同时降低LFSR级数为目标,将测试立方编码为确定位含量更少的分段相容码(CBC),最后将以CBC编码的测试立方集压缩为LFSR种子集.实验证明所提出的方案在不影响故障覆盖率的前提下大量降低了测试功耗,并且具有更高的测试数据压缩率.

关键词：可测性设计低功耗测试数据压缩分段相容码 LFSR重播种

考虑输入占空比和随机性的M-IVC缓解电路老化

在线全文

学校读者我要写书评

暂无评论

计算机辅助设计与图形学学报 2017年第5期29卷 968-976页

作者：易茂祥刘小红吴清焐朱炯胡林聪梁华国合肥工业大学电子科学与应用物理学院合肥230009

针对现有多输入向量控制(M-IVC)缓解负偏置温度不稳定性(NBTI)引起的电路老化的方法仅考虑到输入信号占空比约束的问题,提出一种同时优化输入信号占空比和随机性的M-IVC方法.首先采用遗传算法求解出电路的最优输入占空比;然后在最优占... 详细信息

针对现有多输入向量控制(M-IVC)缓解负偏置温度不稳定性(NBTI)引起的电路老化的方法仅考虑到输入信号占空比约束的问题,提出一种同时优化输入信号占空比和随机性的M-IVC方法.首先采用遗传算法求解出电路的最优输入占空比;然后在最优占空比约束下产生具有随机性的各输入信号波形;最后构成多输入控制向量,依次应用到待机模式下电路的输入.采用相同的晶体管工艺模型和ISCAS85基准电路的实验结果表明,与现有M-IVC方法相比,文中方法能更好地缓解电路NBTI老化;可降低电路平均老化时延增量,分别达到45.9%和32.7%;而且随着电路待机时间的增加,该方法的抗老化效果变得越好.

关键词：负偏置温度不稳定性多输入向量控制输入波形最优占空比随机性

在线全文

学校读者我要写书评

暂无评论

针对抗老化门替换技术的关键门识别算法

东南大学学报（自然科学版） 2018年第3期48卷 411-416页

作者：易茂祥吴清焐袁诗琪张姚丁力梁华国合肥工业大学电子科学与应用物理学院合肥230009

为解决现有门替换技术应用中存在的时延仿真不精确和关键门选取冗余问题,对时序分析方法进行改进,通过引入电路内部节点信息,准确预测电路NBTI老化.然后,提出了一种门替换技术应用下的关键门识别算法,定义了表征门电路抗NBTI老化能力的... 详细信息

为解决现有门替换技术应用中存在的时延仿真不精确和关键门选取冗余问题,对时序分析方法进行改进,通过引入电路内部节点信息,准确预测电路NBTI老化.然后,提出了一种门替换技术应用下的关键门识别算法,定义了表征门电路抗NBTI老化能力的度量公式,将其作为电路老化关键门的识别依据,用于提高关键门识别精度和效率.基于45 nm PTM工艺库和ISCAS85基准电路的仿真结果表明,应用改进门替换技术进行电路抗NBTI老化设计得到的电路时延退化改善率平均值为25.11%,较现有方案提高13.24%,而反映硬件开销的平均门替换率仅为5.82%,明显低于现有方案的11.95%.因此,所提方案仅以较低的硬件开销便可获得较好的门替换技术抗老化效果.

关键词：负偏置温度不稳定性门替换技术时序分析电路老化关键门

在线全文

学校读者我要写书评

暂无评论

低测试逃逸的晶圆级适应性测试方法

电子与信息学报 2023年第9期45卷 3393-3400页

作者：梁华国曲金星潘宇琦汤宇新易茂祥鲁迎春合肥工业大学微电子学院合肥230009

为了降低集成电路中测试成本,提高测试质量,该文提出一种低测试逃逸率的晶圆级适应性测试方法。该方法根据历史测试数据中测试项检测故障晶粒的有效性筛选测试集,降低待测晶圆的测试成本。同时,分析晶粒邻域参数波动程度,将存在波动晶... 详细信息

为了降低集成电路中测试成本,提高测试质量,该文提出一种低测试逃逸率的晶圆级适应性测试方法。该方法根据历史测试数据中测试项检测故障晶粒的有效性筛选测试集,降低待测晶圆的测试成本。同时,分析晶粒邻域参数波动程度,将存在波动晶粒的参数差异进行放大并建模,提高该类晶粒质量预测模型的分类准确率;无波动的晶粒使用有效测试集建模的方法进行质量预测,减少测试逃逸的风险。根据实际晶圆生产数据的实验结果表明,该方法可以明显降低晶圆的测试项成本40.13%,并保持较低的测试逃逸率0.0091%。

关键词：晶圆级适应性测试邻域参数波动参数差异质量预测

在线全文

学校读者我要写书评

暂无评论

应用于ATE的时间测量单元设计

电子测量与仪器学报 2023年第6期37卷 86-92页

作者：刘士兴李江晖夏进易茂祥梁华国合肥工业大学微电子学院合肥230009

集成电路飞速发展对集成电路自动测试设备(ATE)中时间测量单元(TMU)的精度提出了更高的要求。针对这一问题,本文使用电子学引脚测试芯片MAX9979对数字IC施加激励和捕获响应,结合Xilinx Artix-7 FPGA内部固化的时间数字转换器(TDC)设计... 详细信息

集成电路飞速发展对集成电路自动测试设备(ATE)中时间测量单元(TMU)的精度提出了更高的要求。针对这一问题,本文使用电子学引脚测试芯片MAX9979对数字IC施加激励和捕获响应,结合Xilinx Artix-7 FPGA内部固化的时间数字转换器(TDC)设计了一种高精度的时间测量单元。时间数字转换器采用粗、细计数结合的内插方法,粗计数由参考时钟为200 MHz的32位直接计数器实现;细计数由超前快速进位链(CARRY4)级联的延迟链构成,通过对CARRY4进行专用配置来减小其超前进位功能引起的测量误差,使用码密度校准法对延迟链进行校准。实验结果表明,TMU量程为21.475 s,平均分辨率为34.7 ps,DNL优于2.5 LSB,INL优于4.5 LSB,精度为39.7 ps。

关键词：时间测量单元时间数字转换器数字IC交流参数测量集成电路自动测试设备

在线全文

学校读者我要写书评

暂无评论

基于分布式游标法的2.5DIC传输线测试

计算机辅助设计与图形学学报 2017年第10期29卷 1935-1940页

作者：卞景昌梁华国倪天明聂牧黄正峰易茂祥合肥工业大学电子科学与应用物理学院合肥230009 合肥工业大学计算机与信息学院合肥230009

为解决现有2.5D IC传输线测试方法适用性差、面积开销大和分辨率不稳定等问题,提出基于分布式游标法的传输线测试方法.首先根据传输线的数量和分布情况择优选择普通游标和环形游标2种游标结构;然后把游标延时线的所有延时单元平均分配... 详细信息

为解决现有2.5D IC传输线测试方法适用性差、面积开销大和分辨率不稳定等问题,提出基于分布式游标法的传输线测试方法.首先根据传输线的数量和分布情况择优选择普通游标和环形游标2种游标结构;然后把游标延时线的所有延时单元平均分配给每条传输线,使所有传输线共享一条游标延时线;最后将传输线延时量化为数字码输出.实验结果表明,与现有方法相比,文中方法综合考虑了测试时间和面积开销,满足了复杂集成电路设计的实际需要;使用2种游标结构的分布式测试方法面积开销分别减少了52.6%和23.7%;在相邻传输线间距离发生变化时,测试分辨率的稳定性提高了70%.

关键词： 2.5DIC 传输线硅通孔重分布层游标法

在线全文

学校读者我要写书评

暂无评论

考虑预采样的时序错误检测与自恢复方法

计算机辅助设计与图形学学报 2017年第7期29卷 1365-1371页

作者：郑旭光梁华国易茂祥蒋翠云范磊欧阳一鸣合肥工业大学电子科学与应用物理学院合肥230009 合肥工业大学数学学院合肥230009 合肥工业大学计算机与信息学院合肥230009

集成电路老化效应会导致组合电路关键路径时延增加,不满足电路时序约束条件,从而引起时序错误,使得电路功能失效.为此,提出一种基于预采样的时序错误检测与自恢复方法,并设计了一个检测与纠错结构.首先利用系统本身时钟在时钟有效沿前... 详细信息

集成电路老化效应会导致组合电路关键路径时延增加,不满足电路时序约束条件,从而引起时序错误,使得电路功能失效.为此,提出一种基于预采样的时序错误检测与自恢复方法,并设计了一个检测与纠错结构.首先利用系统本身时钟在时钟有效沿前后构建一个预采样区间和一个检测区间;然后在预采样区间内提前捕获输入信号;最后在检测区间内进行时序错误检测,如果检测电路发出报警信号,电路将会进行自纠错.仿真结果表明,相比于其他的检测结构,该结构在检测速度上平均提高了3.6倍;同时不需要调整时序,电路就可以实现自纠错与自恢复,且不会降低电路的工作性能.

关键词：电路老化时序错误预采样时序检测与纠错