检索结果-南通市图书馆

Fully Pipelined Soft Vector Processor as a CPU Accelerator

在线全文

学校读者我要写书评

暂无评论

Chinese Journal of Electronics 2017年第6期26卷 1198-1205页

作者： PANG Yeyong WANG Shaojun peng Yu peng xiyuan Department of Automatic Test and Control Harbin Institute of Technology

FPGA based soft vector processing accelerators are used frequently to perform highly parallel data processing tasks. Since they are not able to implement complex control manipulations using software, most FPGA systems now incorporate either a soft processor or hard processor. A FPGA based AXI bus compatible vector accelerator architecture is proposed which utilises fully pipelined and heterogeneous ALU for performance, and microcoding is employed for reusability. The design is tested with several design examples in four different lane *** with Central processing unit(CPU), Digital signal processor(DSP), Altera C2H tool and Open CL SDK implementations, the vector processor improves on execution time and energy consumption by factors of up to 6.6 and 6.4 respectively.

关键词： FPGA Vector processor Microprocessor Accelerator

A Review of FPGA-Based Custom Computing Architecture for Convolutional Neural Network Inference

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

Chinese Journal of Electronics 2021年第1期30卷 1-17页

作者： peng xiyuan YU Jinxiang YAO Bowen LIU Liansheng peng Yu School of Electronics and Information Engineering Harbin Institute of Technology

Convolutional neural network(CNN)has been widely adopted in many tasks. Its inference process is usually applied on edge devices where the computing resources and power consumption are *** present, the performance of general processors cannot meet the requirement for CNN models with high computation complexity and large number of parameters. Field-programmable gate array(FPGA)-based custom computing architecture is a promising solution to further enhance the CNN inference *** software/hardware co-design can effectively reduce the computing overhead, and improve the inference performance while ensuring accuracy. In this paper, the mainstream methods of CNN structure design, hardwareoriented model compression and FPGA-based custom architecture design are summarized, and the improvement of CNN inference performance is demonstrated through an example. Challenges and possible research directions in the future are concluded to foster research efforts in this domain.

关键词： inference mechanisms computing resources hardware-oriented model compression CNN structure design computing overhead convolutional neural nets electronic engineering computing field-programmable gate array-based custom computing architecture computation complexity FPGA-based custom computing architecture design computational complexity convolutional neural network inference CNN inference performance power consumption field programmable gate arrays

RESEARCH ON THE PACKING ALGORITHM FOR ANTI-SEU OF FPGA BASED ON TRIPLE MODULAR REDUNDANCY AND THE NUMBERS OF FAN-OUTS OF THE NET

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

Journal of Electronics(China) 2014年第4期31卷 284-289页

作者： Cui Xiuhai Yang Haigang peng Yu peng xiyuan Automatic Test and Control Institute Harbin Institute of Technology Institute of Electronics Chinese Academy of Sciences

Static Random Access Memory(SRAM) based Field Programmable Gate Array(FPGA) is widely applied in the field of aerospace, whose anti-SEU(Single Event Upset) capability becomes more and more important. To improve anti-FPGA SEU capability, the registers of the circuit netlist are tripled and divided into three categories in this study. By the packing algorithm, the registers of triple modular redundancy are loaded into different configurable logic block. At the same time, the packing algorithm considers the effect of large fan-out nets. The experimental results show that the algorithm successfully realize the packing of the register of Triple Modular Redundancy(TMR). Comparing with Timing Versatile PACKing(TVPACK), the algorithm in this study is able to obtain a 11% reduction of the number of the nets in critical path, and a 12% reduction of the time delay in critical path on average when TMR is not considered. Especially, some critical path delay of circuit can be improved about 33%.

关键词： Field Programmable Gate Array (FPGA) Triple Modular Redundancy (TMR) Packing algorithm Fan-outs of the net Critical path delayCLC number:TN473

在线全文

学校读者我要写书评

暂无评论

基于紧致遗传算法的组合电路测试集压缩

仪器仪表学报 2008年第11期29卷 2384-2388页

作者：赵中煜彭宇彭喜元哈尔滨工业大学自动化测试与控制系哈尔滨150080

随着电路集成度和复杂度的不断增加,电路测试所需的测试矢量集的规模也迅速增长。本文针对现有测试集压缩算法全局寻优能力不足的问题,提出一种基于紧致遗传算法的组合电路测试集压缩方法。紧致遗传算法不但具有良好的全局搜索能力,而... 详细信息

随着电路集成度和复杂度的不断增加,电路测试所需的测试矢量集的规模也迅速增长。本文针对现有测试集压缩算法全局寻优能力不足的问题,提出一种基于紧致遗传算法的组合电路测试集压缩方法。紧致遗传算法不但具有良好的全局搜索能力,而且其基于小种群进化的特性可以有效地降低计算花费.非常适合处理数据大的大规模测试集压缩问题。对ISCAS-85标准电路测试集的实验表明,与同类方法相比,该压缩方法能够得到更小的测试集。

关键词：测试集压缩紧致遗传算法组合电路集合覆盖

在线全文

学校读者我要写书评

暂无评论

基于支持向量机的不平衡数据集分类方法研究

仪器仪表学报 2009年第5期30卷 1094-1099页

作者：杨智明彭宇彭喜元哈尔滨工业大学自动化测试与控制系哈尔滨150080

研究表明支持向量机分类方法在样本集分布不均衡情况下,对少类样本分类准确率急剧下降。针对该问题,本文提出了一种基于模糊样本集修剪技术和指导型欠采样技术的支持向量机分类算法,并对算法中新引入的参数进行了深入讨论。算法分析和... 详细信息

研究表明支持向量机分类方法在样本集分布不均衡情况下,对少类样本分类准确率急剧下降。针对该问题,本文提出了一种基于模糊样本集修剪技术和指导型欠采样技术的支持向量机分类算法,并对算法中新引入的参数进行了深入讨论。算法分析和仿真结果表明,文中提出的方法在不增加计算复杂度的前提下,有效地提高了算法整体分类准确率。

关键词：支持向量机不平衡数据集模糊样本集修剪指导型欠采样

在线全文

学校读者我要写书评

暂无评论

基于先验簇复杂回声状态网络的话务量预测

仪器仪表学报 2011年第10期32卷 2190-2197页

作者：雷苗彭宇郭嘉彭喜元哈尔滨工业大学自动化测试与控制研究所哈尔滨150080

提出一种基于先验簇复杂回声状态网络的移动通信话务量预测模型。目前,具有小世界、无尺度等特性的复杂网络已被应用于回声状态网络储备池的构建,并获得了较标准回声状态网络储备池更优的回声状态特性和非线性表达能力。在此基础上,针... 详细信息

提出一种基于先验簇复杂回声状态网络的移动通信话务量预测模型。目前,具有小世界、无尺度等特性的复杂网络已被应用于回声状态网络储备池的构建,并获得了较标准回声状态网络储备池更优的回声状态特性和非线性表达能力。在此基础上,针对具有多周期特性的话务量序列预测问题,以功率谱分析的结果作为先验知识,在复杂回声状态网络储备池中构建具有差异性的多个子簇,以期形成对不同频率成分具有表达能力的功能簇。采用中国移动真实数据测试表明,该方法由于考虑了不同周期因素对预测建模的影响,获得了较标准回声状态网络、均匀簇复杂回声状态网络等方法更高的预测精度;以对比方法中实际效果较好的复杂回声状态网络为参照,该方法在齐齐哈尔、大庆、双鸭山市某小区上预测误差分别下降25%、21%和11%;能够为移动通信网络拥塞、覆盖和干扰等问题提供决策支持。

关键词：话务量预测先验知识回声状态网络复杂网络功能簇

在线全文

学校读者我要写书评

暂无评论

最小方差谱估计中匹配滤波器迭代求解算法

仪器仪表学报 2013年第7期34卷 1479-1484页

作者：彭宇高志峰彭喜元哈尔滨工业大学自动化测试与控制研究所哈尔滨150001 山东大学(威海)机电与信息工程学院威海264209

基于匹配滤波器组的最小方差谱估计方法,由一组匹配滤波器输出计算输入信号的谱估计值,其匹配滤波器的求解基于自相关矩阵逆矩阵,受到矩阵维数和奇异性的限制。提出一种迭代求解算法直接计算匹配滤波器,基于简化的复系数凸二次优化问题... 详细信息

基于匹配滤波器组的最小方差谱估计方法,由一组匹配滤波器输出计算输入信号的谱估计值,其匹配滤波器的求解基于自相关矩阵逆矩阵,受到矩阵维数和奇异性的限制。提出一种迭代求解算法直接计算匹配滤波器,基于简化的复系数凸二次优化问题来实现,回避了矩阵求逆。算法具有二次终止性质,在有限次迭代内达到最优解。而限制迭代次数可以对频率分辨率和谱线不匹配现象折中,以得到更高谱峰幅度。实验采用新算法实现MVDR和CCA算法匹配滤波器,并对谱估计结果进行比较。

关键词：匹配滤波器矩阵求逆凸二次规划 MVDR CCA 频率估计

在线全文

学校读者我要写书评

暂无评论

基于自定义探针的绑定前TSV测试方法

仪器仪表学报 2018年第5期39卷 141-151页

作者：方旭俞洋彭喜元哈尔滨工业大学电气工程及自动化学院

提出了一种基于自定义探针的绑定前TSV测试方法,该方法采用兼容于IEEE 1149.1测试标准的可测性设计结构,通过片上测试电路连接穿透硅通孔（TSV）前端和自定义探针连接TSV后端构成闭合回路,使得阻性故障测试不受故障位置影响,测试结果具... 详细信息

提出了一种基于自定义探针的绑定前TSV测试方法,该方法采用兼容于IEEE 1149.1测试标准的可测性设计结构,通过片上测试电路连接穿透硅通孔（TSV）前端和自定义探针连接TSV后端构成闭合回路,使得阻性故障测试不受故障位置影响,测试结果具有更高的精度。此外,与暂态过程中捕获TSV测试结果的其他测试方法不同,本方法是在稳态过程中进行,这使得寄生电容、TSV电容和生产工艺偏差对测试结果的影响更小,测试鲁棒性更高。经过HSPICE的仿真验证,证明了其有效性,根据仿真结果,对其测试精度,测试时间以及芯片占用面积进行了分析与评估。

关键词： 3-D 可测性设计自定义探针稳态测试穿透硅通孔

改进卡尔曼滤波的融合型锂离子电池SOC估计方法

在线全文

学校读者我要写书评

暂无评论

仪器仪表学报 2016年第7期37卷 1441-1448页

作者：赵天意彭喜元彭宇刘大同哈尔滨工业大学电气工程及自动化学院哈尔滨150080

荷电状态(SOC)估计对于锂离子电池充放电优化控制、任务规划、可靠性提升等均具有重要价值,针对广泛应用的卡尔曼滤波(KF)一类方法存在的参数设置无具体标准、模型性能随工况环境改变而适应性降低等问题,提出一种噪声方差可变卡尔曼滤... 详细信息

荷电状态(SOC)估计对于锂离子电池充放电优化控制、任务规划、可靠性提升等均具有重要价值,针对广泛应用的卡尔曼滤波(KF)一类方法存在的参数设置无具体标准、模型性能随工况环境改变而适应性降低等问题,提出一种噪声方差可变卡尔曼滤波方法(VVKF)的SOC估计算法,该算法每次迭代时估计并设定最适应当前系统状态的的噪声方差,克服了KF噪声方差初值依靠人为经验设定而造成精度下降的问题,同时采用最小二乘支持向量机作为KF的量测方程,通过建立样本库的方式克服电池型号以及工况改变对SOC估计精度的影响。采用马里兰大学CACLE中心锂离子电池数据集的实验证明了VVKF较KF性能的提升以及SOC估计的有效性。

关键词：锂离子电池荷电状态估计卡尔曼滤波器最小二乘支持向量机方差可变