检索结果-南通市图书馆

基于SystemVerilog DPI的ARM SoC虚拟调试验证平台的设计

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2009年第11期26卷 117-119,123页

作者：虞致国魏敬和中国电子科技集团公司第五十八研究所江苏无锡214035

提出和实现了一种基于System Verilog直接编程接口(DPI)的SoC调试系统验证平台.该平台利用DPI将GDB调试器和目标芯片的验证Testbench集成在一起,实现了ARM7 SoC调试系统的RTL级调试验证.验证平台能够在FPGA原型验证之前发现和定位调试... 详细信息

提出和实现了一种基于System Verilog直接编程接口(DPI)的SoC调试系统验证平台.该平台利用DPI将GDB调试器和目标芯片的验证Testbench集成在一起,实现了ARM7 SoC调试系统的RTL级调试验证.验证平台能够在FPGA原型验证之前发现和定位调试系统的错误点,缩短验证周期和提高验证效率.

关键词：调试系统 System Verilog DPI 虚拟验证平台系统芯片 JTAG

在线全文

学校读者我要写书评

暂无评论

邻图配对式运动恢复结构的欧式三维重建

红外与激光工程 2020年第6期49卷 130-137页

作者：汪侃龚俊魏敬和朱策刘凯四川大学电气工程学院四川成都610065 成都市产品质量监督检验院四川成都610199 中科芯集成电路有限公司江苏无锡214072 电子科技大学信息与通信工程学院四川成都611731

传统增量式运动恢复结构重建易受到尺度变化的影响,重建出的点云存在分层现象,并且不存在量纲。通过改进重建拓扑结构和尺度迭代最近点算法,提出了一种新的欧式三维重建方法。首先,设计了两两相邻图片重建点云后并入主点云的重建拓扑结... 详细信息

传统增量式运动恢复结构重建易受到尺度变化的影响,重建出的点云存在分层现象,并且不存在量纲。通过改进重建拓扑结构和尺度迭代最近点算法,提出了一种新的欧式三维重建方法。首先,设计了两两相邻图片重建点云后并入主点云的重建拓扑结构;然后,建立了对应表,旨在找到同一世界点在新建点云和主点云下的对应三维点对;接着,结合Geman-McClure范数,提出了抗噪声的尺度迭代最近点求解算法;最后,设置地面控制点,为重建出的点云引入尺度。实验结果表明,提出方法重建出的点云比传统增量式运动恢复结构重建出的点云更精确,并且点云长度的测量绝对误差在1%~2%左右。提出方法适用于近场景物体较精确的欧式三维重建。

关键词：邻图配对式运动恢复结构对应表抗噪声的尺度迭代最近点欧式三维重建

在线全文

学校读者我要写书评

暂无评论

ULSI后端设计低功耗技术研究

微电子学 2014年第1期44卷 10-13页

作者：杨兵张玲魏敬和于宗光江南大学物联网学院江苏无锡214122 中国电子科技集团公司第五十八研究所江苏无锡214035

提出一种新的ULSI后端设计低功耗流程,重点分析了版图压焊点位置摆放、宏单元位置规划、电源网络布局及物理综合功率优化设计等四项关键技术。采用SMIC 0.18μm 1P6M自对准硅化物CMOS工艺,设计了一种新型雷达SoC芯片,电路版图尺寸为7.82... 详细信息

提出一种新的ULSI后端设计低功耗流程,重点分析了版图压焊点位置摆放、宏单元位置规划、电源网络布局及物理综合功率优化设计等四项关键技术。采用SMIC 0.18μm 1P6M自对准硅化物CMOS工艺,设计了一种新型雷达SoC芯片,电路版图尺寸为7.825mm×7.820mm,规模为200万门,工作频率为100MHz。实验结果表明,采用低功耗物理设计技术后,芯片功耗降低12.77%,满足350mW功耗的设计要求。该电路已通过用户的应用验证,满足系统小型化和低功耗需求。

关键词： USLI 低功耗技术后端设计 SoC CMOS

一种10Mb/s 1553B总线接口的设计

在线全文

学校读者我要写书评

暂无评论

微电子学 2012年第6期42卷 782-786,791页

作者：杨兵于宗光魏敬和江南大学物联网学院江苏无锡214122 中国电子科技集团公司第五十八研究所江苏无锡214035

1553B是一种数字式命令/响应型时分多路航空数据总线标准。传统的1Mb/s 1553B总线接口电路已不能满足现代高速航空、航天数据通讯的要求。介绍了10Mb/s 1553B总线接口的设计,对关键模块进行了详细分析与设计,并通过编译平台Modelsim6.0... 详细信息

1553B是一种数字式命令/响应型时分多路航空数据总线标准。传统的1Mb/s 1553B总线接口电路已不能满足现代高速航空、航天数据通讯的要求。介绍了10Mb/s 1553B总线接口的设计,对关键模块进行了详细分析与设计,并通过编译平台Modelsim6.0进行功能仿真,采用Xilinx VertexⅣFPGA硬件系统进行组网应用验证。结果表明,该设计满足1553B协议功能要求,总线速率达到10Mb/s,满足10Mb/s 1553B总线组网应用的需求。

关键词： 1553B总线总线接口 FPGA

基于JTAG的SoC软硬件协同验证平台设计

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2010年第10期27卷 160-162页

作者：虞致国魏敬和中国电子科技集团公司第五十八研究所江苏无锡214035

基于JTAG接口,提出了一种以FPGA为基础的SoC软硬件协同验证平台.在验证平台的硬件基础上,开发了调试验证软件,能够完成SRAM的读写、CF卡的读写、串口的收发、程序的下载、及程序复位等功能.利用验证平台的软硬件完成了SoC的IP模块的调... 详细信息

基于JTAG接口,提出了一种以FPGA为基础的SoC软硬件协同验证平台.在验证平台的硬件基础上,开发了调试验证软件,能够完成SRAM的读写、CF卡的读写、串口的收发、程序的下载、及程序复位等功能.利用验证平台的软硬件完成了SoC的IP模块的调试验证及操作系统μClinux的调试验证.实践表明,该验证平台有益于SoC的设计和调试,降低SoC应用系统的开发成本.

关键词：系统芯片 JTAG FPGA 软硬件协同验证

用于14位210MS/s电荷域ADC的4.5位子级电路

在线全文

学校读者我要写书评

暂无评论

电子与信息学报 2020年第9期42卷 2312-2318页

作者：薛颜于宗光陈珍海魏敬和钱宏文中国电子科技集团第五十八研究所无锡214035 黄山学院信息工程学院黄山245041 智能微系统安徽省工程技术研究中心黄山245041

该文提出了一种用于高速高精度电荷域流水线模数转换器(ADC)的电荷域4.5位前端子级电路。该4.5位子级电路使用增强型电荷传输(BCT)电路替代传统开关电容技术流水线ADC中的高增益带宽积运放来实现电荷信号传输和余量处理,从而实现超低功... 详细信息

该文提出了一种用于高速高精度电荷域流水线模数转换器(ADC)的电荷域4.5位前端子级电路。该4.5位子级电路使用增强型电荷传输(BCT)电路替代传统开关电容技术流水线ADC中的高增益带宽积运放来实现电荷信号传输和余量处理,从而实现超低功耗。所提4.5位子级电路被运用于一款14位210 MS/s电荷域ADC中作为前端第1级子级电路,并在1P6M 0.18 mm CMOS工艺下实现。测试结果显示,该14位ADC电路在210 MS/s条件下对于30.1 MHz单音正弦输入信号得到的无杂散动态范围为85.4 dBc,信噪比为71.5 dBFS,ADC内核面积为3.2 mm^2,功耗仅为205 mW。

关键词：流水线模数转换器电荷域子级电路低功耗

一种基于JTAG的SoC片上调试系统的设计

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2009年第5期26卷 5-8页

作者：虞致国魏敬和中国电子科技集团公司第五十八研究所江苏无锡214035

基于SoC的硬件设计,提出了一种基于JTAG的SoC片上调试系统的设计方法.该调试系统可设置多种工作模式,含有CPU核扫描链和片上总线扫描链.能硬件实现调试启动与停止、断点设置、单步执行及存储访问等调试功能.对外围IP模块调试诊断时,可绕... 详细信息

基于SoC的硬件设计,提出了一种基于JTAG的SoC片上调试系统的设计方法.该调试系统可设置多种工作模式,含有CPU核扫描链和片上总线扫描链.能硬件实现调试启动与停止、断点设置、单步执行及存储访问等调试功能.对外围IP模块调试诊断时,可绕开CPU核,通过片上总线扫描链直接进行读写访问.该调试系统对其他SoC的设计具有一定的参考价值.

关键词：片上调试 JTAG 系统芯片

在线全文

学校读者我要写书评

暂无评论

用RLC互连线模型实现时钟电路的动态优化

中国科学技术大学学报 2006年第3期36卷 338-343页

作者：魏敬和陈军宁柯导明安徽大学电子科学与技术学院安徽合肥230039

根据RLC互连线的二极点模型,得到一个简单的估算信号延迟和上升沿的解析表达式,并利用其实现对高速时钟电路动态优化设计,以保证信号在传输过程中不失真;同时设计了一个模拟器来验证时钟电路的性能.模拟结果表明,我们的算法降低了计算... 详细信息

根据RLC互连线的二极点模型,得到一个简单的估算信号延迟和上升沿的解析表达式,并利用其实现对高速时钟电路动态优化设计,以保证信号在传输过程中不失真;同时设计了一个模拟器来验证时钟电路的性能.模拟结果表明,我们的算法降低了计算的复杂度,缩短了时钟电路优化的时间.

关键词：信号完整性互连线深亚微米缓冲器

在线全文

学校读者我要写书评

暂无评论

基于基准曲线的硬件木马检测技术研究

微电子学与计算机 2017年第3期34卷 82-85,89页

作者：王林魏敬和周昱江南大学物联网工程学院江苏无锡214122 中国科技集团第58研究所江苏无锡2014072

目前硬件木马的检测方法主要有逻辑测试和旁道参数分析法,然而在木马面积较小并且存在较大的工艺漂移的情况下,这两种方法的检测覆盖率并不高.对此利用电路自身的动态电流(Iddt)和最高频率(fmax)之间的固有关系构造出一条基准曲线,将实... 详细信息

目前硬件木马的检测方法主要有逻辑测试和旁道参数分析法,然而在木马面积较小并且存在较大的工艺漂移的情况下,这两种方法的检测覆盖率并不高.对此利用电路自身的动态电流(Iddt)和最高频率(fmax)之间的固有关系构造出一条基准曲线,将实测曲线与基准曲线进行对比来检测硬件木马.前期利用Synopsys工具对理论进行仿真验证,然后设计专用PCB测试板,选取合适的测量设备和FPGA芯片搭建测试系统进行实测.实测结果表明,该测试系统可以有效地降低工艺漂移对检测结果的影响,并且可以较好地提高硬件木马的检测精度.

关键词：硬件木马基准曲线工艺漂移专用PCB 测试系统