检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

基于7阶相关NRZ编码的D2D接口设计

电子学报 2024年第8期 2688-2705页

作者：张庚赖明澈吕方旭齐星云王强许超龙李萌任博琳国防科技大学

本文提出了一种新型高带宽密度、低功耗的面向片上（Die to Die,D2D）互连的7阶相关非归零（Non-Return-to-Zero,NRZ）编码接口电路结构.为了进一步提高5阶相关NRZ编码在D2D互连中的信噪比和带宽密度，设计了基于发射矩阵和接收矩阵的... 详细信息

本文提出了一种新型高带宽密度、低功耗的面向片上（Die to Die,D2D）互连的7阶相关非归零（Non-Return-to-Zero,NRZ）编码接口电路结构.为了进一步提高5阶相关NRZ编码在D2D互连中的信噪比和带宽密度，设计了基于发射矩阵和接收矩阵的编解码电路.基于发射矩阵，在发射端设计了基于电压模驱动的编码电路，有效降低了功耗；基于接收矩阵，在接收端设计了基于有源可调电感的解码均衡电路，提高了通信速率.同时，为了解决接收端时钟偏斜问题，还设计了误码校准电路.该接口电路采用28 nm CMOS（Complementary Metal Oxide Semiconductor）工艺设计，核心面积为3 mm2，可适用于10～50 mm的片上互连.后端仿真结果表明，在奈奎斯特频率为20 GHz、信道插损为-8 d B的条件下，接收端最窄眼宽为0.45 UI，误码率小于10-15，能耗效率为1.2 p J/b，带宽密度为448 Gbps/mm.

关键词：片上互连相关非归零编码带宽密度有线收发机电压模驱动有源电感

同方期刊数据库

基于Duobinary信号调制的高速串行发射机建模与仿真

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2024年第9期 90-97页

作者：蒯睿潇庞征斌吕方旭黄恒张庚王文晨李萌赖明澈国防科技大学计算机学院

随着大数据产业急速发展，高速串行收发（SerDes）系统的数据传输速率不断提高，但高速信号传输时受到的高频衰减带来了更强的符号间干扰（ISI），这极大降低了信号质量，阻碍了传输速率的进一步提高。要抑制传输过程中的符号间干扰信... 详细信息

随着大数据产业急速发展，高速串行收发（SerDes）系统的数据传输速率不断提高，但高速信号传输时受到的高频衰减带来了更强的符号间干扰（ISI），这极大降低了信号质量，阻碍了传输速率的进一步提高。要抑制传输过程中的符号间干扰信号损耗，除了改进电路结构，另一个可行的思路是在保持信号波特率不变的情况下，让信号能量更集中在低频，降低高频衰减，从而缓解非理想信道带来的符号间干扰。讨论了双二进制编码（Duobinary）信号调制方式的调制原理并同不归零码（NRZ）编码进行了对比，分析了Duobinary信号调制的传递函数，并基于Duobinary调制方式在Cadence平台对56 Gb/s高速串行发射机进行了系统建模与仿真。发射机包含并行伪随机码（PRBS）发生器，树形结构合路器（MUX）,3抽头前向反馈均衡器（Feedforward Equalization, FFE），非理想信道等电路模块。理论分析表明，相较传统的不归零码（NRZ），同速率的Duobinary编码信号功率谱更集中在低频成分。仿真结果表明，Duobinary编码信号在经过非理想信道后的眼图相较同速率NRZ信号更为清晰，受到的符号间干扰更小。因此Duobinary信号作为SerDes系统的调制方式，在抗信道干扰方面具有优势。

关键词：双二进制编码高速串行传输发射机符号间干扰

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

一种TBGP协议无阻塞路由通告技术

华中科技大学学报（自然科学版） 2009年第12期37卷 59-63页

作者：高蕾赖明澈龚正虎国防科学技术大学计算机学院湖南长沙410073

提出一种适用于多线程边界网关协议(BGP)的无阻塞路由通告技术,消除了线程间共享队列并行访问冲突,借助提出的快速无阻塞共享队列SCLF实现了无锁并发操作,并改进了邻居播报过程以缓解cache共享数据带来的乒乓效应.通过对有锁方法与无阻... 详细信息

提出一种适用于多线程边界网关协议(BGP)的无阻塞路由通告技术,消除了线程间共享队列并行访问冲突,借助提出的快速无阻塞共享队列SCLF实现了无锁并发操作,并改进了邻居播报过程以缓解cache共享数据带来的乒乓效应.通过对有锁方法与无阻塞方法的解析建模分析以及在IntelXeon双路四核服务器上的实验结果显示,无阻塞方法有效改善了TBGP协议的路由通告耗时,能够更好地支持线程规模与邻居会话规模的可扩展性.

关键词：路由协议并行结构性能无阻塞线程化边界网关协议多核

基于路由器解析式模型的NoC网络性能分析方法

在线全文

学校读者我要写书评

暂无评论

计算机辅助设计与图形学学报 2009年第3期21卷 339-345页

作者：赖明澈王志英戴葵国防科学技术大学计算机学院长沙410073

建立一种高效的片上网络(NoC)性能分析方法对NoC早期的系统设计分析具有重要的指导意义.首先从NoC路由器工作原理出发,对报文传输中的各种阻塞现象进行分析,建立了基于M/G/1/N排队系统的路由器模型;然后提出NoC网络性能分析算法,并且给... 详细信息

建立一种高效的片上网络(NoC)性能分析方法对NoC早期的系统设计分析具有重要的指导意义.首先从NoC路由器工作原理出发,对报文传输中的各种阻塞现象进行分析,建立了基于M/G/1/N排队系统的路由器模型;然后提出NoC网络性能分析算法,并且给出了传输延迟、饱和吞吐率等参数的解析表达式.与时钟精度仿真结果比较表明,该方法分析误差约为6.9%,但分析效率提高了约200倍.该方法适用于指导程序NoC拓扑映射,在获取最优映射方案同时,可有效地挖掘网络通信瓶颈.

关键词：片上网络排队系统性能分析报文传输延迟拓扑映射

在线全文

学校读者我要写书评

暂无评论

光互连网络中资源预留的多级光互连仲裁机制

国防科技大学学报 2016年第5期38卷 39-44页

作者：翦杰赖明澈肖立权国防科技大学计算机学院湖南长沙410073

基于资源预留策略提出一种多级光互连仲裁机制,通过将网络分级实现快速、高效的仲裁。多优先级数据缓存队列的传输节点设计,提供了不同类型流量的差异化传输;通过预约式两级仲裁机制,实现网络的完全公平与100%的高吞吐率。设计并对快速... 详细信息

基于资源预留策略提出一种多级光互连仲裁机制,通过将网络分级实现快速、高效的仲裁。多优先级数据缓存队列的传输节点设计,提供了不同类型流量的差异化传输;通过预约式两级仲裁机制,实现网络的完全公平与100%的高吞吐率。设计并对快速仲裁通道进行了合理布局,极大地缩短了仲裁延迟。仿真结果表明:采用基于资源预留的分级仲裁策略,在多种流量模式下所有节点均获得公平的服务。与Feather Weight相比,分级仲裁策略吞吐率提高17%;与2-pass相比,仲裁延迟减少15%,同时,功耗减少5%。

关键词：多级光互连快速仲裁通道资源预留

在线全文

学校读者我要写书评

暂无评论

数据并行协处理器体系结构的研究与实现

数据并行协处理器体系结构的研究与实现

作者：赖明澈国防科学技术大学

学位级别：硕士

由于遥感技术的快速发展与遥感数据量的迅猛膨胀,目前的星载图像处理亟需相应的超高性能数据处理能力以满足实时处理的需求。但是针对图像处理这类数据密集型应用的特点,传统的处理器体系结构已明显不能提供足够的数据处理能力。因此,... 详细信息

由于遥感技术的快速发展与遥感数据量的迅猛膨胀,目前的星载图像处理亟需相应的超高性能数据处理能力以满足实时处理的需求。但是针对图像处理这类数据密集型应用的特点,传统的处理器体系结构已明显不能提供足够的数据处理能力。因此,为了解决图像实时处理这个难题,一种比较可行的方案是设计一款支持数据密集型运算的并行协处理器。数据密集型应用的特点使得协处理器的体系结构面临着巨大的挑战,目前的处理器要么缺乏足够的资源,要么控制复杂,硬件开销大,不利于数据并行。本文认为芯片内部开发数据并行处理能力除了拥有丰富的计算资源之外,更需要强调一种简单的、分布式控制的体系结构框架,即芯片的体系结构越来越强调结构上的层次化、功能部件的模块化和分布化,从而获得功能部件的简单性、部件内部连线的局部性和部件之间通信的畅通性。通过对应用背景的分析和与传统体系结构之间的比较,本文提出了协处理器设计的新思路:一方面,协处理器采用一种基于触发操作的计算模型及其相应的体系结构,来克服由于资源量大而造成的设计复杂性问题;另一方面,协处理器在每个Cluster内部设置多个运算部件及强大互连总线的同时,还在芯片内部配置了8个Cluster的结构来进一步提高数据并行处理的能力。根据上述思想,本文首先提出了协处理器的体系结构,并对指令格式、Cluster结构、各类功能单元以及存储子系统进行了详细的设计。该协处理器具有层次化、模块化的特点,便于可扩展,并且支持子字并行运算。其次,本文还设计了一种自动化生成工具。该工具能对不同的应用程序进行评估,从而选择一种合适的体系结构框架。该工具依据这个框架能够快速生成协处理器的硬件语言描述。同时,本文还对指令压缩进行了深入的研究。在提出适用于RISC指令集的PCPP指令压缩算法的基础之上,引进了模板压缩技术来对其加以改进,最终取得了满意的压缩效果,并设计了硬件解压模型。然后,本文根据协处理器的特点,还将处理器分为译码部分、功能部件及存储子系统三个部分,分别对其做了功能测试,并提出了可测性设计的新方法以提高芯片测试效率,缩短芯片测试时间。最后,本文在测试典型星载算法基础上进一步讨论了协处理器的相关配置,并且将C64X与相同硬件配置的单Cluster作了性能比较。结论表明目前单个Cluster的性能优于C64X,从而证实了协处理器的数据并行处理能力。

关键词：协处理器数据并行自动化生成器指令压缩

基于代码特征分析的TTA指令压缩技术与解压部件实现

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

电子学报 2008年第11期36卷 2234-2238页

作者：赖明澈王志英戴葵高蕾国防科学技术大学计算机学院湖南长沙410073

针对传输触发结构提出了一种高效的指令压缩技术.改进模板压缩,消除了空传输指令与空长立即数.基于传输局部性特征,提出垂直字典压缩,提高了指令压缩效果.最后,设计单周期解压部件,以较小硬件代价实现了低耦合实时解压.实验结果表明,该... 详细信息

针对传输触发结构提出了一种高效的指令压缩技术.改进模板压缩,消除了空传输指令与空长立即数.基于传输局部性特征,提出垂直字典压缩,提高了指令压缩效果.最后,设计单周期解压部件,以较小硬件代价实现了低耦合实时解压.实验结果表明,该技术达到了37.2%的压缩比,并且使计算内核及指令存储器的面积与功耗分别下降了约29%与23%,执行开销仅增加了约4%.

关键词：代码压缩压缩比同步数据传输结构模拟器

面向高性能应用的PCIe SSD的驱动设计

在线全文

学校读者我要写书评

暂无评论

中国科技论文 2012年第4期7卷 252-256页

作者：李云赖明澈刘芳国防科学技术大学计算机学院长沙410073

针对自主研制的PCIe SSD设备,设计实现了分层驱动程序。为减少传统设计中的设备驱动层次,降低协议开销,对高速并发的请求实现乱序处理以提高带宽,采用了2层驱动结构:上层驱动将设备注册为系统中的磁盘类设备,向应用层提供接口,并捕捉文... 详细信息

针对自主研制的PCIe SSD设备,设计实现了分层驱动程序。为减少传统设计中的设备驱动层次,降低协议开销,对高速并发的请求实现乱序处理以提高带宽,采用了2层驱动结构:上层驱动将设备注册为系统中的磁盘类设备,向应用层提供接口,并捕捉文件系统的请求转发给下层;下层驱动中采用了请求队列、中断聚合、请求TAG寄存器技术以处理并发乱序请求。通过2层驱动的配合,可正确将PCIe SSD挂载为系统中磁盘,有效提高系统并行度,降低输入输出请求产生的中断次数,提高了设备吞吐量。

关键词： PCIeSSD 中断聚合请求队列请求TAG寄存器

具有拥塞缓解策略的动态虚拟通道研究及其VLSI实现

在线全文

学校读者我要写书评

暂无评论

计算机学报 2008年第11期31卷 2026-2037页

作者：赖明澈王志英郭建军戴葵国防科学技术大学计算机学院长沙410073

虚拟通道技术改善了片上网络性能,却带来了巨大的面积与功耗开销.通过分析静态虚拟通道的不足,提出了基于拥塞缓解策略的动态虚拟通道结构.它采用链表方式组织缓冲,可以自动调整通道结构来适应各种流量负载:在较低流量下,该结构扩展通... 详细信息

虚拟通道技术改善了片上网络性能,却带来了巨大的面积与功耗开销.通过分析静态虚拟通道的不足,提出了基于拥塞缓解策略的动态虚拟通道结构.它采用链表方式组织缓冲,可以自动调整通道结构来适应各种流量负载:在较低流量下,该结构扩展通道队列深度,减小了报文传输延迟;在较高流量下,它增加虚拟通道数量,消除队列头阻塞与通道不足阻塞,并缓解拥塞现象发生,减少流反馈次数,提高了网络吞吐率.在90nm CMOS工艺下完成了DVC路由器的VLSI设计,与传统路由器相比,不仅改善了报文传输延迟与吞吐率,而且有效降低了面积与功耗开销.

关键词：片上网络虚拟通道延迟吞吐率 VLSI实现