检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

一种超外差低中频接收机射频前端的设计

固体电子学研究与进展 2018年第2期38卷 111-115,131页

作者：王磊唐长文复旦大学专用集成电路与系统国家重点实验室上海201203

介绍了一种应用于5.8GHz频段的专用短距离无线通信接收机前端,采用超外差低中频正交架构,通过合理规划接收机前端两次混频的频率可以有效解决镜像干扰和两条正交通路的失配。该前端包括低功耗的噪声抵消的低噪声放大器,其负载采用电容... 详细信息

介绍了一种应用于5.8GHz频段的专用短距离无线通信接收机前端,采用超外差低中频正交架构,通过合理规划接收机前端两次混频的频率可以有效解决镜像干扰和两条正交通路的失配。该前端包括低功耗的噪声抵消的低噪声放大器,其负载采用电容电感谐振电路,谐振频率可调,并具有一定的工艺稳定性。第一次混频采用电压模式无源混频器,第二次混频采用电流模式无源混频器。提出了一种简单有效的用于混频开关的偏置电路,射频混频开关采用反馈的方式确定偏置电压,中频混频开关的直流电压利用跨阻放大器的输出共模电压分压得到。芯片于TSMC 180nm工艺下流片,前端电路的有效面积为0.1mm2,整个链路的接收灵敏度达到-65dBm,接收数据率可以达到256kbps,在1.8V的工作电压下,消耗10.8mA的电流。

关键词：超外差低中频 5.8GHz窄带射频前端低功耗低成本

一种新型的高速FIR滤波器及其VLSI实现

在线全文

学校读者我要写书评

暂无评论

电子学报 2002年第2期30卷 295-297页

作者：唐长文张洁闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

本文提出了一种新型的高速滤波器结构 ,此结构的核心是一种独特的乘加单元 .该乘加单元是通过对BOOTH型乘法器与高速加法器结构的深入研究而探索出来的 .采用该乘加单元我们可以实现任何阶数高速FIR滤波器 .在文章的最后我们采用该结构... 详细信息

本文提出了一种新型的高速滤波器结构 ,此结构的核心是一种独特的乘加单元 .该乘加单元是通过对BOOTH型乘法器与高速加法器结构的深入研究而探索出来的 .采用该乘加单元我们可以实现任何阶数高速FIR滤波器 .在文章的最后我们采用该结构实现了视频编码器中的一个高速色度滤波器。

关键词：有限冲击响应滤波器 VLSI BOOTH乘法器

一种高速直接数字频率合成器及其FPGA实现

在线全文

学校读者我要写书评

暂无评论

微电子学 2001年第6期31卷 451-454页

作者：唐长文闵昊复旦大学专用集成电路与系统国家实验室上海200433

介绍了一种用于 QAM调制和解调的直接数字频率合成器 ,该电路同时输出 1 0位正弦和余弦两种波形 ,系统时钟频率为 5 0 MHz,信号的谐波小于 - 72 d B。输出信号的范围为 DC到 2 5MHz,信号频率步长为 0 .0 1 1 6Hz,相应的转换速度为 2 0 ... 详细信息

介绍了一种用于 QAM调制和解调的直接数字频率合成器 ,该电路同时输出 1 0位正弦和余弦两种波形 ,系统时钟频率为 5 0 MHz,信号的谐波小于 - 72 d B。输出信号的范围为 DC到 2 5MHz,信号频率步长为 0 .0 1 1 6Hz,相应的转换速度为 2 0 ns,建立时间延迟为 4个时钟。直接数字合成器 ( DDFS)采用一种有效查找表的方式生成正弦函数 ,为了降低 ROM的大小 ,采用了 1 /8正弦波形函数压缩算法。直接数字频率合成器的数字部分由 Xilinx FPGA实现。

关键词：数字频率合成器锁相环现场可编程逻辑阵列查找表只读存储器

Patterned Dual pn Junctions Restraining Substrate Loss of an On-Chip Inductor

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2005年第7期26卷 1328-1333页

作者：菅洪彦唐珏唐长文何捷闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

Dual pn junctions in lateral and vertical directions are formed by diffusing the p^＋ on the patterned n-well in standard CMOS technology, which are inserted under the inductor in order to reduce the currents in the substrate induced by the electromagnetic field from the inductor. The thickness of high resistance is not equivalent to the width of the depletion region of the vertical pn junctions,but the depth of the bottom pn junction in the substrate are both proposed and validated. For the first time, through the grounded p^＋-diffusion layer shielding the suhstrate from the electric field of the inductor, the width of the depletion regions of the lateral and vertical pn junctions are changed by increasing the voltage applied to the n wells. The quality factor is improved or reduced with the thickness of high resistance by 19%. This phenomenon validates the theory that the pn junction substrate isolation can reduce the loss caused by the currents in the substrate induced by the electromagnetic field from the inductor.

关键词： on-chip inductor patterned dual pnjunctions eddy current substrate loss

在线全文

学校读者我要写书评

暂无评论

具有量化噪声抑制的小数分频器

固体电子学研究与进展 2011年第2期31卷 190-195页

作者：黄兆磊卢磊唐长文复旦大学专用集成电路重点实验室上海201203

介绍了一款用于分数分频频率综合器的具有量化噪声抑制功能的小数分频器。使用4/4.5双模预分频器,将分频步长降为0.5,使带外相位噪声性能提高6 dB。ΣΔ调制器和分频器的配合使用一种非常简单的编程方式。采用同步电路消除异步分频器的... 详细信息

介绍了一款用于分数分频频率综合器的具有量化噪声抑制功能的小数分频器。使用4/4.5双模预分频器,将分频步长降为0.5,使带外相位噪声性能提高6 dB。ΣΔ调制器和分频器的配合使用一种非常简单的编程方式。采用同步电路消除异步分频器的抖动。采用该分频器的频率综合器在SMIC 0.18μm RF工艺下实现,芯片面积为1.47 mm×1 mm。测试结果表明,该频率综合器可以输出1.2～2.1 GHz范围的信号。测试的带内相位噪声小于-97 dBc/Hz,在1 MHz频偏处的带外相位噪声小于-124 dBc/Hz。在1.8 V的电源电压下,消耗的电流为16 mA。

关键词：分频器分数分频频率综合器量化噪声抑制

从模式I^2C总线接口电路设计及其VLSI实现

在线全文

学校读者我要写书评

暂无评论

微电子学 2002年第3期32卷 185-188页

作者：陈安唐长文闵昊复旦大学专用集成电路和系统国家重点实验室上海200433

提出了一种从模式的 I2 C总线接口电路 ,该接口电路实现了对可变参数 ASIC芯片的配置。该电路的设计使得可配置的 ASIC芯片中参数配置所需要的芯片管脚大大减少。该方案已通过行为仿真和综合后门级时序仿真 ,并且用无锡上华 0 .6μm

关键词： VLSI I^2C总线接口电路集成电路

与工艺无关的Rail-to-RailCMOS运算放大器

在线全文

学校读者我要写书评

暂无评论

微电子学 2002年第1期32卷 46-50页

作者：唐长文张洁闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

设计了一种与工艺无关的 Rail- to- Rail运算放大器 ,它采用一种新型的与工艺无关的恒跨导 Rail- to- Rail输入级结构 ,输入级的 P管对和 N管对的宽长比不需匹配特定的工艺。同时 ,还采用了前馈 AB类控制的 rail- to- rail输出级 ,以保... 详细信息

设计了一种与工艺无关的 Rail- to- Rail运算放大器 ,它采用一种新型的与工艺无关的恒跨导 Rail- to- Rail输入级结构 ,输入级的 P管对和 N管对的宽长比不需匹配特定的工艺。同时 ,还采用了前馈 AB类控制的 rail- to- rail输出级 ,以保证输出级有大的动态输出范围和较强的驱动负载的能力。在电源电压为 2 .7V时 ,整个运算放大器在 0 .3 5μm Alcatel工艺和 0 .6μm无锡上华工艺下模拟 ,其输入级跨导偏差分别为 7%和 1 4%,直流增益分别为 87.9d B和 78.4d B,单位增益带宽分别为 1 4MHz和 9MHz,相位裕度为 6 7度和 75度。

关键词：运算放大器恒跨导类输出级

一种8位32MS/s的流水线型模数转换器设计

在线全文

学校读者我要写书评

暂无评论

固体电子学研究与进展 2017年第1期37卷 52-56页

作者：盛君莉唐长文复旦大学专用集成电路与系统国家重点实验室上海201203

基于电子不停车收费系统(ETC)接收机的要求,在TSMC018μm工艺下设计并实现一种8bit 32 MS/s流水线型模数转换器。通过详细理论分析确定设计参数和电路模型,通过运放共享以及带有增益自举的套筒式运算放大器和开关电容共模反馈电路降低... 详细信息

基于电子不停车收费系统(ETC)接收机的要求,在TSMC018μm工艺下设计并实现一种8bit 32 MS/s流水线型模数转换器。通过详细理论分析确定设计参数和电路模型,通过运放共享以及带有增益自举的套筒式运算放大器和开关电容共模反馈电路降低电路的静态功耗,通过动态比较器以及静态锁存结构降低电路的动态功耗,使得功耗降低为原来的一半。测试结果显示ADC输入摆幅-0.4~0.4V下,功耗5.017mA,非使能状态下功耗0.567μA,信噪比(SNR)49.21dB,有效位(ENOB)7.77bit,无杂散噪声(SFDR)65.41dB,面积580μm×450μm。

关键词：流水线型模数转换器参数估计模型低功耗

在线全文

学校读者我要写书评

暂无评论

全扫描结构可测性设计方法的研究

微电子学 2002年第3期32卷 189-191,194页

作者：祝永明唐长文闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

探讨了在 Synopsys软件中用全扫描结构实现数字电路可测性设计中遇到的问题及解决方法 ,如扫描结构的基本结构、测试的时序等问题。扫描结构对电路本身的结构有严格的要求。

关键词：扫描结构数字电路可测性设计微电子