面向图像压缩的SRAM存算一体电路研究与设计

作     者：卢唯青 

作者单位：北京化工大学 

学位级别：硕士

导师姓名：俞度立

授予年度：2024年

学科分类：08[工学] 080203[工学-机械设计及理论] 0802[工学-机械工程] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

主      题：离散余弦变换 SRAM 存算一体电路 图像压缩 

摘      要：离散余弦变换是一种图像压缩算法,在当代图像和视频压缩标准中被广泛应用。随着人们对图像压缩各方面性能要求的不断提高,受传统计算机架构限制,“内存墙问题成为了图像压缩在硬件性能提升上的一大障碍。存算一体技术应运而生,通过直接在存储器中执行计算任务,有效解决了数据在计算单元与存储单元之间往返导致的消耗问题,大幅减小了计算时数据传输产生的功耗和延时。对大数据量、大规模并行的应用场景友好。 由此本文使用静态随机存储器(SRAM)作为存算一体单元,设计了一种可以实现离散余弦变换的存算一体电路。主要研究内容有: 1.设计了一种基于八管SRAM的64×8大小的存算一体阵列。其中八管SRAM计算单元可以执行点乘运算,由其所搭建的存算一体阵列可以执行乘累加运算。该阵列通过读写操作分离,有效提高了系统的稳定性。还设计了带权值的电流转电压电路,由此实现八位精度的乘累加运算并输出电压结果。 2.提出了一种可以执行离散余弦变换的存算一体电路,将离散余弦变换的函数表达根据其正交对称性转换成矩阵形式,与本文设计的可执行乘累加运算的存算一体阵列进行了结合。并设计了存算一体阵列的外围电路。 3.设计了一种基于AMS仿真器的数模混合仿真平台,搭建了数字仿真控制系统,使用Lena灰度图像数据对本文设计的可执行离散余弦变换的存算一体电路进行仿真,将结果与MATLAB中的函数返回结果对比。最后得到99.34%的匹配率,验证了电路功能的可行性。同工作频率下,存算一体电路执行离散余弦变换的速率是传统实现方法的64倍。此外,对于本文设计的64×8大小的SRAM存算一体阵列,最高可在一次时钟周期内完成512次点乘运算,经仿真得到最大365.71 GOPS的吞吐量。在1.8V的供电电压下,功耗为7.668mW,能效为47.69TOPS/W。 综上所述,本文从存算一体的单元设计、权值阵列设计到外围电路设计、离散余弦变换系统设计逐个展开。由点及面、层层递进。创新地提出了可执行离散余弦变换的存算一体电路,该方案可有效减小传统计算机架构的“内存墙限制,具备电路面积小、运算速度快、功耗较低的特点。