非二进制LDPC码与三维TPC码译码算法研究及实现

作     者：彭丽莹 

作者单位：南京理工大学 

学位级别：硕士

导师姓名：韩玉兵

授予年度：2022年

学科分类：07[理学] 08[工学] 070104[理学-应用数学] 081101[工学-控制理论与控制工程] 0701[理学-数学] 0811[工学-控制科学与工程] 

主      题：非二进制LDPC Turbo乘积码 扩展最小和译码 Chase算法 FPGA 

摘      要：在通信系统中采用纠错码技术能够有效提高系统的可靠性,第三代前向纠错码的代表有:LDPC码(Low-density Parity-check,低密度奇偶校验)和TPC码(Turbo Product Codes,Turbo乘积码)。相比二元LDPC码,在高阶域上构建的非二进制LDPC码能够带来更大的编码增益,但算法复杂度高、硬件实现困难;TPC码编译码速度快、实现结构相对简单,但在性能上略有欠缺。本文就将围绕这两种纠错码的译码算法及实现展开研究,论文主要工作如下:(1)为了进一步提升三维TPC码的译码性能,在改进串行迭代译码结构的基础上,提出了一种新的迭代结构。在迭代过程中将译码器其中两维的外信息结合来修正另一维的输入软信息,并通过仿真验证了该方法的有效性。此外,本文还对影响译码性能的因素:迭代次数、不可靠位个数、候选码字个数、量化位数进行了仿真分析。(2)对非二进制LDPC码的编译码算法进行了深入研究分析。考虑到硬件实现的难度,采用有限域的方法构造了基于GF(16)的准循环LDPC码。编码采用系统编码方法,译码采用复杂度较低的扩展最小和算法,结合高阶调制,仿真验证了该系统的译码性能。同时对迭代次数、信息截短个数、量化位数这些影响译码性能的因素进行了仿真分析,为硬件实现方案确定合适的参数值。(3)在硬件平台上对非二进制LDPC译码器和三维TPC码译码器进行了实现,对各个模块进行了设计和功能仿真。通过比较译码器输出结果与原始发送比特验证了译码器功能正确,并在FPGA板卡上完成了非二进制LDPC译码器的硬件测试。