ICCD选通脉冲源的设计与实验研究

作     者：虎俊宇 

作者单位：中国科学院大学(中国科学院西安光学精密机械研究所) 

学位级别：硕士

导师姓名：田进寿

授予年度：2018年

学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 080501[工学-材料物理与化学] 0805[工学-材料科学与工程（可授工学、理学学位）] 080502[工学-材料学] 

主      题：ICCD 选通脉冲 FPGA IODELAY 脉宽调制 

摘      要：ICCD作为像增强器与CCD耦合后的成像器件,因其独特的性能在微光夜视,遥感监测,生物医学等方面都有着广泛应用。在超快成像领域,ICCD除了可以利用短的选通门宽直接观测外,也作为核心成像器件制成分幅相机进行观测。无论哪种应用方式,均对控制ICCD像增强器打开关闭的选通脉冲源的性能有着至关重要的影响。本文首先对ICCD自身的结构原理以及其在分幅相机中的工作方式进行了介绍,并以此为基础探讨了实际影响ICCD选通快门时间的主要因素。针对其中光电阴极对于选通快门的影响,本文在分析光阴极选通工作机理的基础上,建立了基本的光阴极RC充放电模型,并利用CST软件的微波工作室对光电阴极进行建模仿真,之后又进一步设计实验进行验证,定性分析出为光电阴极增加导电基底后可以使得选通快门时间从160ns缩短到5ns以内的结果。对于直接控制ICCD选通快门的脉冲源,本文首先着重探讨研究了各种选通脉冲源的实现方式,分析了其特点后提出了粗延时与细延时相结合的脉冲发生方式。并以此架构为基础,提出了两种设计方案:1.采用FPGA中的可编程I/O延时模块IODELAY作为细延时单元,计数器作为粗延时单元,采用RS232串口通讯协议与上位机进行通讯。整个设计的延时及脉冲发生均通过数字电路实现,最终经时序仿真与分析后,该设计的单脉冲延时精度可以达到78ps,固有延时为35.119ns。2.利用Cortex-M4作为核心控制芯片进行数据处理与通讯,FPGA作为粗延时单元,细延时部分采用对基准方波进行比较整形的方式实现,并采用对有源晶振进行分频的方式,实现较高的选通脉冲重复频率发生。最终设计完成后的脉冲源的可以输出重复频率最高为1MHz,脉宽最小为65ns,延时调节精度为5ns。