X微处理器高可靠低功耗SRAM的研究与设计实现

作     者：李仁刚 

作者单位：国防科学技术大学 

学位级别：硕士

导师姓名：李少青

授予年度：2008年

学科分类：08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

主      题：静态随机存储器 高可靠性 低功耗 SOC 嵌入式 灵敏放大器 全定制设计 

摘      要：随着微电子技术的飞速发展,为了提高系统芯片(SOC)的性能,都会在SOC内嵌各种存储器,尤其是静态存储器(SRAM),嵌入式SRAM由于兼容标准的CMOS工艺成为嵌入式存储器设计的首选。SRAM的存储单元阵列不论在芯片面积还是系统功耗上都占有非常大的比重,所以SRAM的性能和功耗决定了整个嵌入式系统的性能和功耗。由此可见,在SOC系统中设计高性能、低功耗、面积小、可靠性高的SRAM是至关重要的。针对SOC系统的要求,评估各项性能参数,在满足系统要求的基础上设计功耗低、速度快、面积小和可靠性高的SRAM是最优化的设计方案。 本文用全定制的设计方法在0.25μm CMOS工艺下设计了一款高可靠低功耗的56K(512×16bit)SRAM,工作频率为100MHZ,单体SRAM芯片面积为4.78mm,数据访问时间1.38ns,最大读写功耗为96.49mw。论文采用字线分割/位线分级、三级静态CMOS译码、自定时等方法降低SRAM功耗,使SRAM功耗比常规SRAM降低25%以上。论文采用裕度设计方法使SRAM的性能达到军品标准(温度范围-55℃—125℃,电压范围VDD±10%,抗震等)。另外设计中采用阵列冗余的方法大大提高了SRAM的成品率。经过模拟测试,所有性能参数符合设计要求,最终完成投片。