高速算术逻辑部件的设计与验证

作     者：雷普红 

作者单位：国防科学技术大学 

学位级别：硕士

导师姓名：陈书明

授予年度：2006年

学科分类：08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

主      题：算术逻辑部件 全定制设计 通用寄存器 Han-Carlson树 并行前缀 脚管 N型动态门 

摘      要：一个良好算术逻辑单元(ALU)的设计对高性能微处理器的运算速度起着甚为关键的作用。本论文基于近年来已有的算法及理论研究成果,在0.18μm CMOS工艺下采用全定制设计了一款应用型X处理器的ALU,整个过程从逻辑算法直到版图验证等多个层次进行设计优化。 研究成果包括以下几点: 一.用“内超外跳法(组内超前进位,组间跳跃进位)设计了32位ALU(兼容8位和16位)的核心加法器。为了能够并行处理,ALU采用了U、V两条流水线。在0.18μm及典型条件下,较为复杂的U流水版图的关键路径延时0.99ns,平均功耗72.9mW,版图面积0.091mm,达到了较小的延时、功耗和面积;二.设计了X处理器的26个通用寄存器,主要包括读写控制、寄存器体、清零和预冲四部分。在0.18μm及典型条件下最大延时为1ns,版图面积为0.161mm;三.设计了一款64位动静相间级联的多米诺型电路的ALU(加法器以Han-Carlson树为结构)。在0.18μm工艺下,电路级的关键路径延时0.23ns,平均功耗127.8nW。 四.提出了一种无时钟脚管(Foot-Switch)的动态电路,在解决了时钟之间及其与数据之间的配合之后,经过模拟验证得到在上述64位加法器中延时大约减少了21%。 最后投片验证表明:部件能在300MHz主频下正确稳定的运行,现已成功应用在X微处理器中。