基于深亚微米工艺的栅接地NMOS静电放电保护器件衬底电阻模型研究
A compact model of substrate resistance for deep sub-micron gate grounded NMOS electrostatic discharge protection device作者机构:西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室西安710071
出 版 物:《物理学报》 (Acta Physica Sinica)
年 卷 期:2013年第62卷第4期
页 面:424-430页
核心收录:
学科分类:080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术(可授工学、理学学位)] 08[工学] 080501[工学-材料物理与化学] 0805[工学-材料科学与工程(可授工学、理学学位)] 080502[工学-材料学]
基 金:国防预研究基金(批准号:9140A23060111) 中央高校基本科研业务费(批准号:K50510250002) 陕西省科技统筹创新工程计划(批准号:2011KTCQ01-19)资助的课题
主 题:栅接地n型金属氧化物半导体器件 静电放电 衬底电阻模型
摘 要:在考虑了电导率调制效应的情况下对深亚微米静电放电(electrostatic discharge,ESD)保护器件的衬底电阻流控电压源模型进行优化,并根据轻掺杂体衬底和重掺杂外延型衬底的不同物理机制提出了可根据版图尺寸调整的精简衬底电阻宏模型,所建模型准确地预估了不同衬底结构上源极扩散到衬底接触扩散间距变化对触发电压Vt1的影响.栅接地n型金属氧化物半导体器件的击穿特性结果表明,所提出的衬底电阻模型与实验结果符合良好,且仿真时间仅为器件仿真软件的7%,为ESD保护器件版图优化设计提供了方法支持.