不同栅压应力下1.8V pMOS热载流子退化机理研究
Investigation on the Hot-Carrier-Induced Degradation for 1.8V pMOS Under Different Gate Voltage Stresses作者机构:东南大学国家专用集成电路系统工程技术研究中心江苏南京210096 华润上华半导体有限公司江苏无锡214000
出 版 物:《电子学报》 (Acta Electronica Sinica)
年 卷 期:2016年第44卷第2期
页 面:348-352页
核心收录:
学科分类:080903[工学-微电子学与固体电子学] 0808[工学-电气工程] 0809[工学-电子科学与技术(可授工学、理学学位)] 08[工学] 080501[工学-材料物理与化学] 0805[工学-材料科学与工程(可授工学、理学学位)] 080502[工学-材料学]
基 金:航空科学基金(No.20122469) 东南大学无锡分校科研引导资金
摘 要:本文详细研究了不同栅压应力下1.8V p MOS器件的热载流子退化机理.研究结果表明,随着栅压应力增加,电子注入机制逐渐转化为空穴注入机制,使得p MOS漏极饱和电流(Idsat)、漏极线性电流(Idlin)及阈值电压(Vth)等性能参数退化量逐渐增加,但在Vgs=90%*Vds时,因为没有载流子注入栅氧层,使得退化趋势出现转折.此外,研究还发现,界面态位于耗尽区时对空穴迁移率的影响小于其位于非耗尽区时的影响,致使正向Idsat退化小于反向Idsat退化,然而,正反向Idlin退化却相同,这是因为Idlin状态下器件整个沟道区均处于非耗尽状态.