MPEG-2MP@HL高清实时解码器的VLSI设计实现

作     者：杨宇红 王峰 董威 张文军 凌阳 邱琳 Yang Yuhong;Wang Feng;Dong Wei;Zhang Wenjun;Ling Yang;Qiu Lin

作者机构：上海交通大学图像通信与信息处理研究所上海200030 

出 版 物：《高技术通讯》 (Chinese High Technology Letters)

年 卷 期：2005年第15卷第9期

页      面：1-6页

核心收录：

学科分类：080902[工学-电路与系统] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 0835[工学-软件工程] 081202[工学-计算机软件与理论] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

基　　金：国家高技术研究发展计划(863计划) 

主　　题：MPEG-2 MP@HL 解码器 并行流水架构 HDTV 设计实现 VLSI 实时 总线仲裁 ASIC 数字电视 技术架构 

摘      要：研究了可用于高清数字电视的MPEG-2 MP@HL解码器的设计与ASIC实现.解码器芯片的最高位流速率可达到80Mbps.采用了并行流水线技术架构,可有效地减小处理时延,降低时钟频率;具有合理的存储器总线仲裁方案,可降低缓存器的大小;采用了并行总线架构,可保证足够的带宽,不需提高存储器的总线传输频率,从而减小电路的功耗.采用0.18um工艺成功进行了流片.