咨询与建议

看过本文的还看了

相关文献

该作者的其他文献

文献详情 >数字锁相迴路的设计 收藏

数字锁相迴路的设计

THE DESIGN OF DIGITAL PLL

作     者:郭兆曾 GUO ZHAOZENG (Beijing Institute of Control Engineering)

作者机构:北京控制工程研究所 

出 版 物:《自动化学报》 (Acta Automatica Sinica)

年 卷 期:1982年第1期

页      面:9-17页

学科分类:080902[工学-电路与系统] 0809[工学-电子科学与技术(可授工学、理学学位)] 08[工学] 

主  题:可逆计数器 鉴频 鉴相器 脉冲宽度 限制 参考信号 加减法计数器 相位检波器 检波器 脉冲特性 稳态误差 数字锁相 

摘      要:本文提出了一种采用新型校正网络的数字锁相迴路,它适用于低频(小于1Hz)锁相系统,具有精度高、动态响应快和频率锁定范围宽等特点。

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分