高速、可配置RSA密码协处理器的VLSI设计

作     者：范益波 曾晓洋 于宇 Fan Yibo;Zeng Xiaoyang;Yu Yu

作者机构：复旦大学专用集成电路与系统国家重点实验室上海200433 

出 版 物：《计算机研究与发展》 (Journal of Computer Research and Development)

年 卷 期：2006年第43卷第6期

页      面：1076-1082页

核心收录：

学科分类：0839[工学-网络空间安全] 08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

基　　金：国家"八六三"高技术研究发展计划基金项目(2003AA1Z1270) 上海市科委重大攻关基金项目(03dz15001) 

主　　题：RSA 高速 可配置 加密芯片 VLSI 

摘      要：通过算法级分析和对比RSA原始算法以及改进型模幂模乘算法,提出了一种双重流水线结构的RSA密码协处理器体系结构,该结构具备高速、可配置性能·基于该体系结构,可以根据不同的用户需求,方便地设计出支持各种速度和密钥长度的RSA密码处理器·该体系结构尤其适用于设计高速、高位宽RSA密码芯片;同时其可配置性能也可以满足低速、高位数、高安全性RSA系统的市场需求·另外,基于该体系结构设计的RSA加密IP,非常适合SoC的芯片设计·最后,基于该体系结构设计了一款高速1024b RSA密码加密芯片,采用0·18μm标准单元库设计,实现结果显示,芯片在150MHz时钟频率下能完成每秒5000次1024b RSA加密运算,是国内同类产品中速度最快的·