基于电路裁剪的统计时钟偏差估计方法
Statistical Clock Skew Estimation Method Based on Circuit Truncation作者机构：复旦大学专用集成电路与系统国家重点实验室上海201203
出 版 物：《微电子学》 (Microelectronics)
年 卷 期：2007年第37卷第5期
页 面：632-635页
学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学]
基 金：国家自然科学基金资助项目(90307017 60676018) 国家重点基础研究发展计划资助项目(2005CB321701) 教育部跨世纪优秀人才培养计划基金资助项目 教育部博士点基金资助项目(20050246082) 上海市科委重点基础研究项目(04JC14015 05JC14007) 上海应用材料研究与发展基金资助项目(0418)
摘 要：随着集成电路特征尺寸的不断缩小,工艺偏差引起时钟偏差的不确定性,导致时钟偏差呈现出一定的统计特性。分析了哪些时钟路径可能会成为最长、最短路径,提出了一种基于电路裁剪的统计时钟偏差估计方法,可以快速估计时钟偏差的统计特性。实验结果表明,提出的算法可以在很小的精度损失下提高电路模拟的速度。
维普期刊数据库
同方期刊数据库